一种闪存存储器的抗总剂量辐照加固方法技术

本发明专利技术提供一种闪存存储器的抗总剂量辐照加固方法，其中包括：步骤一、提供闪存存储阵列，以及与闪存存储阵列相邻的监控存储阵列；步骤二、在闪存存储阵列不工作时，关闭闪存存储阵列与外围电路的连接，使监控存储阵列开始工作，并在监控阵列单元的栅极施加读取电压；步骤三、将监控存储阵列的位线总电流输出，并与参考电流阈值进行比较；步骤四、判断比较结果，若位线总电流小于参考电流，隔固定时间后再次对监控存储阵列进行读操作；若位线总电流大于等于参考电流，则对闪存存储阵列和监控存储阵列执行刷新操作。本发明专利技术能够通过监控存储阵列位线电流的大小来发现漏电，提高存储阵列的抗总剂量辐照的能力。

A Total Dose Radiation Resistance Reinforcement Method for Flash Memory

The invention provides a total dose radiation hardening method for flash memory, which includes: step 1, providing a flash memory array and a monitoring memory array adjacent to the flash memory array; step 2, closing the connection between the flash memory array and the peripheral circuit when the flash memory array is not working, so that the monitoring memory array starts to work, and the grid of the monitoring array unit. Step 3: Output the total current of the bit line of the monitoring memory array and compare it with the reference current threshold; Step 4: Judge the comparison result, if the total current of the bit line is less than the reference current, read the monitoring memory array again after a fixed time interval; If the total current of the bit line is greater than or equal to the reference current, flash memory array and monitoring memory array are used. Perform refresh operation. The invention can detect leakage by monitoring the size of the bit line current of the storage array, and improve the ability of the storage array to resist total dose irradiation.

【技术实现步骤摘要】
一种闪存存储器的抗总剂量辐照加固方法
本专利技术涉及数字电路
，尤其涉及一种闪存存储器的抗总剂量辐照加固方法。
技术介绍
闪存(Flash)存储器具有在线可编程、数据信息掉电不丢失、读写速度高、抗震动性好等优势，近年来，已经广泛应用于航天电子系统中。空间中的各种高能粒子会对包括Flash存储器的各种电子元器件造成严重的影响，引起各种辐射效应。其中，总剂量效应是Flash存储器在空间应用中需要面对的最重要的问题之一。总剂量效应是累积剂量的电离辐射效应，是一个长期的辐射剂量累积导致器件失效的过程。总剂量效应对器件的损伤机理主要是在MOS器件的氧化层中产生大量的电子空穴对，在电子和空穴迁移以及复合的作用下形成氧化层陷阱电荷和界面态陷阱电荷，这些陷阱电荷会引起器件的阈值电压漂移、漏电增加以及跨导变化等结果，从而导致MOS器件的性能退化甚至功能失效。对于Flash存储器来说，总剂量效应可能会导致其存储单元阈值电压漂移和电路漏电流的增加、功耗电流增大、读写延迟增大甚至造成芯片不能进行正常擦写和读操作。因此，通常在空间环境中应用的闪存存储器需要进行加固设计，避免其因空间辐射而过早失效。目前，EDAC(ErrorDetectionAndCorrection电路纠检错)是一种常用的存储器电路的抗辐照加固设计技术。EDAC是在数据写入时，根据写入的数据生成一定位数的校验码，与相应的数据一起保存起来；当读出时，同时也将校验码读出进行判决。如果出现一位错误则自动纠正，将正确的数据送出，并同时将改正的数据写回覆盖原来出错的数据，如果出现两位错误则产生中断报告，通知CPU进行异常处理。EDAC的优点是具有实时性和自动完成的特点。但是EDAC在电路出错后才能发现和纠正错误，不能够提前发现错误，而且当存储电路由于总剂量辐照的影响发生多位存储数据出错时，EDAC电路的自动纠正一位错并检测两位错的功能就明显不足。另外，由于EDAC的所有功能都是靠硬件设计自动完成，所以需要占用较大的芯片面积。因此，亟需一种闪存存储器的抗总剂量辐照加固方法，在不依靠硬件设计的条件下，提高存储器的抗总剂量辐照能力，提高存储器电路的性能稳定性。
技术实现思路
本专利技术提供的闪存存储器的抗总剂量辐照加固方法，能够针对现有技术的不足，提高闪存存储器的抗总剂量辐照的性能。本专利技术提供一种闪存存储器的抗总剂量辐照加固方法，其中包括：步骤一、提供闪存存储阵列，以及与所述闪存存储阵列相邻的监控存储阵列；步骤二、在所述闪存存储阵列不工作时，关闭所述闪存存储阵列与外围电路的连接，使所述监控存储阵列开始工作，并在所述监控阵列单元的栅极施加读取电压；步骤三、将所述监控存储阵列的位线总电流输出，并与参考电流阈值进行比较；步骤四、判断比较结果，若所述位线总电流小于所述参考电流，隔固定时间后再次对所述监控存储阵列进行读操作；若所述位线总电流大于等于所述参考电流，则对所述闪存存储阵列和所述监控存储阵列执行刷新操作。可选地，上述监控存储阵列的默认状态为逻辑“0”值。可选地，上述闪存存储阵列还包括串选择管，用于控制所述闪存存储阵列的位线与外围电路的连接。可选地，上述监控存储阵列还包括监控存储阵列选择管，用于控制所述监控存储阵列的位线总电流的输出和比较。可选地，上述步骤二的关闭所述闪存存储阵列与外围电路的连接包括将所述串选择管设置为无效。可选地，上述步骤二还包括将所述监控存储阵列选择管的控制线信号设置为有效状态。可选地，上述步骤三还包括将所述监控存储阵列的位线总电流输出到电流型放大器，并在电流型放大器中与所述参考电流阈值进行比较。可选地，上述参考电流阈值大于0，并且小于所述监控存储阵列的存储单元的逻辑值临近翻转时的位线总电流的值。可选地，上述步骤四中的刷新操作包括将所述闪存存储阵列中所有读“0”的单元以及所述监控存储阵列中所有读“1”的单元重新编程。本专利技术提供的闪存存储器的抗总剂量辐照加固方法，能够通过监测监控存储阵列位线电流的大小来发现漏电，并在存储单元的存储状态翻转前进行刷新，从而提高存储阵列的抗总剂量辐照的能力。附图说明图1为本专利技术一实施例的NOR型闪存存储器电路的结构示意图；图2为本专利技术一实施例的闪存存储器的抗总剂量辐照加固方法流程图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术提供一种闪存存储器的抗总剂量辐照加固方法。在空间应用中，由于总剂量效应会造成闪存存储单元的漏电，因此读取到的位线电流相较于辐照前会有所增加。因此，本专利技术利用检测到的位线电流的变化来判断存储电路是否受到总剂量辐照的影响，并且在漏电刚开始发生时监测位线电流的增大，提前控制存储电路进行刷新。在本专利技术的闪存存储电路中，包括多个排列成矩阵阵列的MOS管，每个MOS管为一个存储单元，导通或截止分别对应二进制值代码1或0。MOS管中的漏极所接线为位线(BL)，MOS管中的栅极所接线为字线(WL)。对于NMOS管，字线(WL)为高电平时处于导通状态，字线为低电平时处于截止状态；对于PMOS管，字线(WL)为低电平时处于导通状态，字线为高电平时处于截止状态。其中，SSL为串选择线，用于控制普通存储阵列位线与外围电路的连接；SL为连接到MOS管源极的源线。本专利技术在存储阵列中增设监控存储阵列。监控存储阵列的存储容量为W×B，其中W为监控存储阵列行数，B为监控存储阵列列数。特别的，W、B的数值与普通存储阵列的容量大小相关。进一步的，监控存储阵列的容量的选择与芯片的面积和监控的准确性相关。图1示出了本专利技术一实施例的NOR型闪存存储器电路的结构示意图。在本专利技术的一个实施例中，NOR型闪存存储阵列的存储容量为1M，其中，监控存储阵列的容量为1×1024，即监控存储阵列行数为1且监控存储阵列列数为1024。本专利技术中的存储阵列在默认状态代表二进制码中的“1”值，从而可以使用特定电压值控制栅极。而监控存储阵列不用于数据的存储，监控存储单元全部预存逻辑值“0”。具体的，需要在存储阵列中设置监控存储阵列的字线(MWL)。另外，还需要设置监控存储阵列选择管控制线(MSL)，用于连接监控存储阵列中的各阵列单元的漏极以及监控存储阵列选择管MS。监控存储阵列选择管MS用于控制监控存储阵列位线总电流与灵敏放大器的连接。一方面的，当本专利技术中的闪存存储阵列在工作时，监控存储阵列选择管MS关闭，监控存储阵列位线总电流与外围电路的连接断开，而闪存存储阵列与外围电路连接；另一方面的，当本专利技术中的监控存储阵列工作时，闪存存储阵列的位线与外围电路的连接断开，监控存储阵列的位线总电流经监控存储阵列选择管MS输出到电流型灵敏放大器，电流型灵敏放大器的参考电流为Im。特别的，在空间总剂量辐照前，当监控阵列单元都预存逻辑值“0”时，监控阵列单元处于高阈值状态，当在监控阵列单元的栅极施加读取电压Vread后，位线总电流约为0。特别的，当监控阵列单元未导通时，位线电流仅在pA至nA量级。特别的，在空间本文档来自技高网...

【技术保护点】
1.一种闪存存储器的抗总剂量辐照加固方法，其特征在于，包括：步骤一、提供闪存存储阵列，以及与所述闪存存储阵列相邻的监控存储阵列；步骤二、在所述闪存存储阵列不工作时，关闭所述闪存存储阵列与外围电路的连接，使所述监控存储阵列开始工作，并在所述监控阵列单元的栅极施加读取电压；步骤三、将所述监控存储阵列的位线总电流输出，并与参考电流阈值进行比较；步骤四、判断比较结果，若所述位线总电流小于所述参考电流，隔固定时间后再次对所述监控存储阵列进行读操作；若所述位线总电流大于等于所述参考电流，则对所述闪存存储阵列和所述监控存储阵列执行刷新操作。

【技术特征摘要】
1.一种闪存存储器的抗总剂量辐照加固方法，其特征在于，包括：步骤一、提供闪存存储阵列，以及与所述闪存存储阵列相邻的监控存储阵列；步骤二、在所述闪存存储阵列不工作时，关闭所述闪存存储阵列与外围电路的连接，使所述监控存储阵列开始工作，并在所述监控阵列单元的栅极施加读取电压；步骤三、将所述监控存储阵列的位线总电流输出，并与参考电流阈值进行比较；步骤四、判断比较结果，若所述位线总电流小于所述参考电流，隔固定时间后再次对所述监控存储阵列进行读操作；若所述位线总电流大于等于所述参考电流，则对所述闪存存储阵列和所述监控存储阵列执行刷新操作。2.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述监控存储阵列的默认状态为逻辑“0”值。3.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述闪存存储阵列还包括串选择管，用于控制所述闪存存储阵列的位线与外围电路的连接。4.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述监控存...

【专利技术属性】
技术研发人员：李梅，毕津顺，戴茜茜，刘明，李博，习凯，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11