一种高压隔离电容以及高压隔离变压器制造技术

本实用新型专利技术提供一种高压隔离电容以及高压隔离变压器，高压隔离电容包括：N个串联的子隔离电容，每个子隔离电容包括正极和负极，每个子隔离电容通过其正极和负极中的一极设置在衬底上，而正极和负极中的另一极远离衬底，其中衬底为SiO2，或者是生长在半导体衬底上的SiO2，N为大于1的自然数。本实用新型专利技术提供的隔离电容能够显著地降低隔离电容的厚度，并且能够通过采用现有的成熟工艺来实现较高的隔离电压。

【技术实现步骤摘要】
一种高压隔离电容以及高压隔离变压器
本技术涉及电子领域，更具体地，涉及半导体芯片中高压隔离电路的设置。
技术介绍
在隔离芯片中，增加隔离电压一般的方法是增加隔离介质(例如隔离电容)的厚度，比如德州仪器公司(TI)的ISO7720。为了达到一定的隔离电压，隔离层介质的厚度是常规集成电路工艺的几倍。而介质厚度的增加会带来几个问题：1、集成电路工艺难度增加，变成了非常规集成电路工艺，集成电路工艺的开发周期增加，研发成本增加；2、介质的应力会增加造成介质中缺陷增加，降低了介质的寿命，也就是芯片的寿命，也降低了芯片的可靠性。而如果电容的厚度太薄，则在高压情况下，电路容易被击穿，从而影响电路的寿命和安全。由此，需要一种能够以成熟工艺来解决上述问题的方法。
技术实现思路
本技术的目的是解决现有技术中隔离电容厚度较厚而无法以现有成熟工艺来进行制造的缺陷。根据本技术的第一方面，提供一种高压隔离电容，包括：N个串联的子隔离电容，每个所述子隔离电容包括正极和负极，每个所述子隔离电容通过其正极和负极中的一极设置在所述衬底上，而所述正极和负极中的另一极远离所述衬底，其中，N为大于1的自然数。根据本技术的一个实施方式，其中，每个相邻子隔离电容之间具有特定距离，以避免相邻子隔离电容之间发生击穿。根据本技术的一个实施方式，其中，相邻子隔离电容的正极和负极极性交替地设置在所述衬底上。根据本技术的一个实施方式，其中，相邻子隔离电容的正极和负极极性相同地设置在所述衬底上。根据本技术的一个实施方式，其中，N为奇数。根据本技术的一个实施方式，其中，N为偶数。根据本技术的一个实施方式，其中，N为2-6个。根据本技术的一个实施方式，其中，所述N个子隔离电容的电压相等。根据本技术的一个实施方式，其中，所述衬底为SiO2，或者是生长在半导体衬底上的SiO2。根据本技术第二方面，提供一种高压隔离变压器，包括：N个串联的子变压器，每个子变压器包括初级电感线圈和次级电感线圈，每个所述子变压器通过其初级电感线圈和次级电感线圈中的一个电感线圈设置在所述衬底上，而所述初级电感线圈和次级电感线圈中的另一个电感线圈远离所述衬底，其中，N为大于1的自然数。根据本技术的一个实施方式，其中，每个相邻子变压器之间具有特定距离，以避免相邻子变压器之间发生击穿。根据本技术的一个实施方式，其中，相邻子变压器的初级电感线圈和次级电感线圈交替地设置在所述衬底上。根据本技术的一个实施方式，其中，所述初级电感线圈和次级电感线圈中的一个电感线圈通过两个平行的金属层设置在所述衬底上。根据本技术的一个实施方式，其中，所述初级电感线圈和次级电感线圈中的另一个电感线圈设置在远离所述衬底的两个平行金属层上。根据本技术的一个实施方式，其中，N为奇数。根据本技术的一个实施方式，其中，N为偶数。根据本技术的一个实施方式，其中，N为2-6。根据本技术的一个实施方式，其中，所述N个子隔离电容的变压器的隔离电压相等。根据本技术的一个实施方式，其中，所述衬底为SiO2，或者是生长在半导体衬底上的SiO2。本技术提供的隔离电路能够显著地降低隔离电路的厚度，并且能够通过采用现有的成熟工艺来实现较高的隔离电压。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：图1示出了根据本技术一个实施方式的高压隔离电容的示意图；图2示出了根据本技术另一个实施方式的高压隔离电容的示意图；图3示出了子隔离电容为偶数(2个)的情形；图4示出了根据本技术另一个实施方式的高压隔离电容的示意图；图5示出了根据本技术另一个实施方式的高压隔离变压器的侧视图；图6示出了根据本技术又一个实施方式的高压隔离变压器的侧视图；图7示出了根据本技术一个实施方式的示例性电感线圈的示意图；以及图8示出了根据本技术一个实施方式的电感线圈的设置方式。具体实施方式下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。图1示出了根据本技术一个实施方式的高压隔离电容的示意图。如图1所示，本技术提供的高压隔离电路包括了3个串联的子隔离电容，即如图1所示的第一子隔离电容、第二子隔离电容和第三子隔离电容；每个所述子隔离电容包括正极(+)和负极(-)，每个子隔离电容通过其正极和负极中的一极设置在所述衬底上，而所述正极和负极中的另一极远离所述衬底。需要理解的是，尽管图1中示出了3个子隔离电容，相邻子隔离电容的正极和负极极性交替地设置在所述衬底上。但需要理解的是，这仅仅是个示例，本技术可以是任意数量的子隔离电容，例如2、4、5、6等等。在图1中，以总的隔离电压为9kV，采用3个子隔离电容，每个子隔离电容的隔离电压为3kV为例来进行描述。如图1所示，3个子隔离电容中的正极或负极设在子衬底上，第一子隔离电容的正极(+)连接9kV高压，其负极(-)连接到第二子隔离电容的正极(+)，由此，经过第一子隔离电容之后，第一子隔离电容的负极(-)与第二子隔离电容的负极(-)均为6kV。进一步地，第二子隔离电容的负极(-)与第三子隔离电容的正极(+)连接，由此，经过第二子隔离电容之后，第二子隔离电容的负极(-)与第三子隔离电容的正极(+)均为3kV。而经过第三子隔离电容之后，第三子隔离电容的负极(-)电压为0kV。在传统的技术方案中，如果要进行同样的电压隔离(例如9kV)，那么需要较大的隔离电容或者将若干较小的隔离电容以叠置的方式串联起来，例如，需要用三倍厚度的隔离介质来实现。而这无法用现有成熟的工艺来实现。更进一步地，这种方式也将不可避免地导致芯片的厚度剧增。而在本技术中，所有的子隔离电容均通过一极(正极或者负极)帖附在衬底表面，不会导致芯片厚度的增加，因此可以利用现有成熟的工艺来实施，从而显著降低成本，提高系统可靠性。进一步地，从图1所示的隔离电容中可以看出，第一子隔离电容的正极(+)与第二子隔离电容的负极(-)之间存在约6kV的电压差，因此，如果第一子隔离电容与第二子隔离电容之间的距离太小，则二者之间可能会被击穿，因此，优选地，每个相邻子隔离电容之间具有特定距离，以避免相邻子隔离电容之间发生击穿。该距离通常取决于相邻子隔离电容之间的最大电压差，越高的电压，则需要越大的距离，由此会增加所需衬底的面积。对于6kV的电压差，基于特定的集成电路工艺，该距离可以为100微米。图2示出了根据本技术另一个实施方式的高压隔离电容的示意图。根据本技术的一个实施方式，多个子隔离电容的设置也可以与图1所示的不同，而是相邻子隔离电容可以极性相同地设置在衬底上。例如，如图2所示，可以使得第一和第二子隔离电容均正极朝上，负极朝向衬底方向。在此情况下，第一子隔离电容与第二子隔离电容的连接需要连线从衬底本文档来自技高网...

【技术保护点】
1.一种高压隔离电容，包括：N个串联的子隔离电容，每个所述子隔离电容包括正极和负极，每个所述子隔离电容通过其正极和负极中的一极设置在衬底上，而所述正极和负极中的另一极远离所述衬底，其中，所述衬底为SiO2，或者是生长在半导体衬底上的SiO2，N为大于1的自然数。

【技术特征摘要】
1.一种高压隔离电容，包括：N个串联的子隔离电容，每个所述子隔离电容包括正极和负极，每个所述子隔离电容通过其正极和负极中的一极设置在衬底上，而所述正极和负极中的另一极远离所述衬底，其中，所述衬底为SiO2，或者是生长在半导体衬底上的SiO2，N为大于1的自然数。2.根据权利要求1所述的高压隔离电容，其中，每个相邻子隔离电容之间具有取决于所述相邻子隔离电容之间的最大电压差的距离，以避免相邻子隔离电容之间发生击穿。3.根据权利要求1所述的高压隔离电容，其中，相邻子隔离电容的正极和负极极性交替地设置在所述衬底上。4.根据权利要求1所述的高压隔离电容，其中，相邻子隔离电容的正极和负极极性相同地设置在所述衬底上。5.根据权利要求1所述的高压隔离电容，其中，N为奇数。6.根据权利要求1所述的高压隔离电容，其中，N为偶数。7.根据权利要求1所述的高压隔离电容，其中，N为2-6个。8.根据权利要求1所述的高压隔离电容，其中，所述N个串联的子隔离电容的电压相等。9.一种高压隔离变压器，包括：N个串联的子变压器，每个子变压器包括初级电感线圈和次级电感线圈，每个所述子变压器通过其初级电感线...

【专利技术属性】
技术研发人员：董志伟，
申请(专利权)人：荣湃半导体上海有限公司，
类型：新型
国别省市：上海,31