边界测试电路、存储器及边界测试方法技术

本公开涉及一种边界测试电路、存储器及边界测试方法，本公开实施例中的边界测试电路包括多个边界寄存器电路，边界寄存器电路一端接收初始测试信号，其另一端向下一级边界寄存器电路传送初始测试信号；多个状态控制电路，状态控制电路的输入端接收边界寄存器电路中保存的初始测试信号，其控制端接收一状态控制信号，其输出端向待测试的集成电路发送实时测试信号；其中，实时测试信号是与初始测试信号相位相同或者相位相反的信号。本公开实施例提供的边界测试电路可以提高测试效率以及测试灵活性。

Boundary Test Circuit, Memory and Boundary Test Method

The present disclosure relates to a boundary test circuit, memory and boundary test method. The boundary test circuit in the embodiment of the present disclosure includes a plurality of boundary register circuits. One end of the boundary register circuit receives the initial test signal, the other end transmits the initial test signal to the next boundary register circuit, and the input end of the state control circuit receives the boundary. The initial test signal stored in the register circuit receives a state control signal at its control end, and the output terminal sends a real-time test signal to the IC to be tested, where the real-time test signal is the signal with the same or opposite phase to the initial test signal. The boundary test circuit provided in the present disclosure embodiment can improve test efficiency and test flexibility.

【技术实现步骤摘要】
边界测试电路、存储器及边界测试方法
本公开涉及电学
，具体涉及一种边界测试电路、存储器及边界测试方法。
技术介绍
在现代电子应用系统中，随着大规模集成电路的出现，印制电路板制造工艺向小、微、薄发展，元器件的管脚数和管脚密度不断提高，使用万用表、示波器测试芯片的传统“探针”测试方法已不能满足要求。在这种背景下，边界扫描测试应运而生。边界扫描测试是通过在芯片的每个I/O管脚附加一个边界扫描单元(BoundaryScanCell，简称BSC)以及一些附加的测试控制逻辑实现的，BSC主要是由寄存器组成的。芯片的每个I/O管脚都有一个BSC，每个BSC有两个数据通道：一个是测试数据通道，包括测试数据输入(TestDataInput，简称TDI)、测试数据输出(TestDataOutput，简称TDO)；另一个是正常数据通道，包括正常数据输入(NormalDataInput，简称NDI)、正常数据输出(normaldataoutput，简称NDO)。在现有的边界测试电路中，在测试模式下，测试数据是依据每个时钟周期顺序将数据传送，再将每一个边界扫描单元的数据通过I/O管脚输出到待测试的集成电本文档来自技高网...

【技术保护点】
1.一种边界测试电路，用于测试集成电路，其特征在于，所述边界测试电路包括：多个边界寄存器电路，所述边界寄存器电路一端接收初始测试信号，其另一端向下一级边界寄存器电路传送所述初始测试信号；多个状态控制电路，所述状态控制电路的输入端接收所述边界寄存器电路中保存的初始测试信号，其控制端接收一状态控制信号，其输出端向待测试的所述集成电路发送实时测试信号；其中，所述实时测试信号是与所述初始测试信号相位相同或者相位相反的信号。

【技术特征摘要】
1.一种边界测试电路，用于测试集成电路，其特征在于，所述边界测试电路包括：多个边界寄存器电路，所述边界寄存器电路一端接收初始测试信号，其另一端向下一级边界寄存器电路传送所述初始测试信号；多个状态控制电路，所述状态控制电路的输入端接收所述边界寄存器电路中保存的初始测试信号，其控制端接收一状态控制信号，其输出端向待测试的所述集成电路发送实时测试信号；其中，所述实时测试信号是与所述初始测试信号相位相同或者相位相反的信号。2.根据权利要求1所述的边界测试电路，其特征在于，所述状态控制信号用于控制所述实时测试信号的相位切换。3.根据权利要求1所述的边界测试电路，其特征在于，所述状态控制电路包括：非门元件，所述非门元件的输入端接收所述边界寄存器电路中保存的初始测试信号；第一数据选择器，所述第一数据选择器的一个输入端接收所述初始测试信号，其另一输入端与所述非门元件的输出端相连，其控制端接收所述状态控制信号，其输出端发送所述实时测试信号。4.根据权利要求1所述的边界测试电路，其特征在于，所述状态控制电路包括：第一寄存器，所述第一寄存器的输入端接收所述边界寄存器电路中保存的初始测试信号；或门元件，所述或门元件的一个输入端与所述第一寄存器的输出端相连，其另一输入端接收所述状态控制信号；异或门元件，所述异或门元件的一个输入端与所述第一寄存器的输出端相连，其另一输入端接收所述状态控制信号；第二数据选择器，所述第二数据选择器的一个输入端与所述或门元件的输出端相连，其另一输入端与所述异或门元件的输出端相连，其控制端接收所述状态控制...

【专利技术属性】
技术研发人员：杨正杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽,34