三维半导体器件及其制造方法技术

根据发明专利技术构思的示例实施方式，一种三维半导体器件，包括：存储单元阵列，包括可以三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于存储单元阵列的左侧和右侧中的至少一个；页面缓冲器，邻近于存储单元阵列的底侧；和串选择线解码器，邻近于存储单元阵列的顶侧和底侧之一。

3-D Semiconductor Devices and Their Manufacturing Method

According to an example embodiment of the invention concept, a three-dimensional semiconductor device includes: a memory cell array, including a storage unit that can be arranged in three dimensions, which includes the left side and the right side of the opposite side in the plan, as well as the top side and the bottom side of the opposite side; at least one word line decoder, which is adjacent to at least one of the left and right sides of the memory cell array. Page buffer, adjacent to the bottom side of the memory cell array; and serial selection line decoder, adjacent to one of the top and bottom sides of the memory cell array.

【技术实现步骤摘要】
三维半导体器件及其制造方法本申请是申请日为2014年1月10日且题为“三维半导体器件及其制造方法”的第201410012777.X号专利技术专利申请的分案申请。
专利技术构思的示例实施方式涉及半导体器件，例如涉及三维半导体器件和/或其制造方法。
技术介绍
在半导体器件中，增大的集成度可以是实现高性能和/或低成本器件的重要因素。目前，在二维存储半导体器件中或在平面存储半导体器件中，集成度会受到形成精细图案的影响，因为集成度可确定单位存储单元占据的面积。然而，用于形成精细图案的设备会是昂贵的，所以经济因素会限制二维存储半导体器件的集成度的增大。因此，正在开发三维存储器件(例如，三维布置的存储单元)。
技术实现思路
专利技术构思的示例实施方式涉及具有增大的页面深度的三维半导体存储器件。专利技术构思的示例实施方式涉及能够减小其有源图案的寄生电阻的三维半导体存储器件。专利技术构思的示例实施方式涉及能够减小三维半导体存储器件的字线之间的电容耦合的制造方法。专利技术构思的示例实施方式涉及能够改善三维半导体存储器件的数据保持性能的制造方法。根据专利技术构思的示例实施方式，三维半导体器件可包括：存储单元阵本文档来自技高网...

【技术保护点】
1.一种三维半导体器件，包括：存储单元阵列，包括三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于所述存储单元阵列的所述左侧和右侧中的至少一个；页面缓冲器，邻近于所述存储单元阵列的所述底侧；和串选择线解码器，邻近于所述存储单元阵列的顶侧和底侧之一。

【技术特征摘要】
2013.01.11 KR 10-2013-00032771.一种三维半导体器件，包括：存储单元阵列，包括三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于所述存储单元阵列的所述左侧和右侧中的至...

【专利技术属性】
技术研发人员：朴镇泽，金森宏治，朴泳雨，李载悳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR