用于存储器单元的感测操作的功率降低制造技术

描述用于操作一或若干铁电存储器单元的方法、系统及装置。存储器装置可利用铁电电容器的非易失性存储器性质‑例如，铁电电容器可在两种状态中的一者下保持极化而无需跨所述铁电电容器施加电压‑以用共同字线激活对应于多个存储器单元的感测组件的子集。例如，可用共同字线选择第一组存储器单元及第二组存储器单元以进行读取操作。可激活对应于所述第一组存储器单元的第一组感测组件以进行所述读取操作，且可将对应于所述第二组存储器单元的第二组感测组件维持于解除激活状态。

【技术实现步骤摘要】
【国外来华专利技术】用于存储器单元的感测操作的功率降低交叉参考本专利申请案主张川村(Kawamura)在2016年5月23日申请的转让给其受让人的标题为“用于存储器单元的感测操作的功率降低(PowerReductionforaSensingOperationofaMemoryCell)”的第15/161,952号美国专利申请案的优先权。
技术介绍
下文大体上涉及存储器装置，且更具体来说，涉及降低与铁电存储器单元的读取操作相关联的功率消耗。存储器装置广泛用来在各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中信息存储。通过编程存储器装置的不同状态来存储信息。例如，二进制装置具有两种状态，通常由逻辑“1”或逻辑“0”表示。在其它系统中，可存储两种以上状态。为存取存储信息，电子装置可读取或感测存储器装置中的存储状态。为存储信息，电子装置可在存储器装置中写入或编程状态。存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器等。存储器装置可为易失性的或非易失性的。即使在缺乏外部电源的情况下，非易失性存储器(例如，快闪存储器)也可长时间存储数据。易失性存储器装置(例如，DRAM)可能随时间丢失其存储状态，除非其被外部电源周期性地刷新。二进制存储器装置可为易失性存储器装置的实例且可通过对电容器充电或放电来存储逻辑状态。然而，充电电容器可通过泄漏电流随时间放电，从而导致存储信息丢失。此外，读取存储在电容器中的状态是破坏性的且存储器装置必须在读取操作结束时将初始状态重写到电容器。易失性存储器的某些特征可提供性能优势(例如更快的读取或写入速度)，而非易失性存储器的特征(例如在无周期性刷新的情况下存储数据的能力)可能是有利的。FeRAM可使用与易失性存储器类似的装置架构，但是归因于使用铁电电容器作为存储装置而可具有非易失性性质。因此，与其它非易失性及易失性存储器装置相比，FeRAM装置可具有改进性能。当执行读取操作时，FeRAM装置可用共同字线激活对应于每一存储器单元的感测组件。但是，激发(firing)每一存储器单元可能导致功率消耗增加。附图说明本文中的揭示内容涉及且包含以下附图：图1说明根据本专利技术的各种实施例的支持降低功率感测方案的实例存储器阵列；图2说明根据本专利技术的各种实施例的支持降低功率感测方案的存储器单元的实例电路；图3说明根据本专利技术的各种实施例的支持降低功率感测方案的铁电存储器单元的实例磁滞曲线；图4说明根据本专利技术的各种实施例的支持降低功率感测方案的实例电路；图5说明根据本专利技术的各种实施例的降低功率感测方案的时序图；图6说明根据本专利技术的各种实施例的用于降低功率感测方案的实例存储器控制器；图7说明根据本专利技术的各种实施例的支持降低功率感测方案的实例铁电存储器阵列的框图；图8说明根据本专利技术的各种实施例的支持降低功率感测方案的包含存储器阵列的装置的框图；及图9是说明根据本专利技术的各种实施例的用于降低功率感测方案的一或若干方法的流程图。具体实施方式铁电存储器装置可利用铁电电容器的非易失性存储器性质—例如，铁电电容器可在两种状态中的一者下保持极化而无需跨铁电电容器施加电压—以使用共同存取线(例如，字线)激活对应于多个存储器单元的感测组件的子集，从而节省功率。可选择与共同字线相关联的一组存储器单元以进行读取操作。可执行读取操作以提取由所述组存储器单元中的一些存储器单元存储的信息，而不干扰存储在所述组的其它存储器单元中的信息，即使所述组中的每一存储器单元可共享字线。举例来说，为读取一组存储器单元，可使对应于要读取的存储器单元的数字线在读取操作之前虚拟地接地。可将电压施加到要读取的存储器单元的顶部单元板。这可能导引起跨要读取的单元的铁电电容器的电压差，因此铁电电容器可在读取操作期间将电荷释放到对应数字线上。为防止其它存储器单元的铁电电容器—即，并非意在要读取的那些电容器—释放电荷，可将跨那些铁电电容器的电压保持于或接近零。例如，可将对应于未读存储器单元的数字线维持于处于或接近施加到未读存储器单元的铁电电容器的顶部单元板的电压的电压。因此，未读存储器单元的铁电电容器可在相同字线上的其它单元的读取操作期间保持其存储逻辑状态，且可将与未读存储器单元相关联的感测组件维持于解除激活状态，这可降低功率消耗。相比之下，对于DRAM存储器单元，选择存储器单元以进行读取操作可能干扰共享字线的每一存储器单元。如下文进一步描述，接着可使用感测组件来恢复(“回写”)受干扰存储器单元的初始逻辑状态，从而汲取功率以促进回写。下文在存储器阵列的背景下进一步描述上文所介绍的本专利技术的特征。接着参考支持降低功率感测架构的电路描述特定实例。参考涉及降低功率感测方案的设备图、系统图及流程图进一步说明及描述本专利技术的这些及其它特征。图1说明根据本专利技术的各种实施例的支持降低功率感测方案的实例存储器阵列100。存储器阵列100也可称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可经编程以存储两种状态，表示为逻辑“0”及逻辑“1”。在一些情况下，存储器单元105经配置以存储两种以上逻辑状态。存储器单元105可包含用来存储表示可编程状态的电荷的电容器；例如，充电电容器及未充电电容器可分别表示两种逻辑状态。DRAM架构通常可使用此设计，且所采用电容器可包含具有线性电极化性质的电介质材料。相比之下，铁电存储器单元可包含具有铁电体作为电介质材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化性质；下文论述铁电存储器单元105的一些细节及优点。可通过激活或选择适当存取线(其也可分别称为字线110(从WL_1到WL_N)及数字线115(从DL_1到DL_N))对存储器单元105执行操作，例如读取及写入。激活或选择字线110或数字线115可包含将电压施加到相应线。在一些情况下，数字线115可称为位线。字线110及数字线115由导电材料制成。例如，字线110及数字线115可由金属制成，例如铜、铝、金、钨或类似者。根据图1的实例，每行存储器单元105连接到单个字线110，且每列存储器单元105连接到单个数字线115。通过激活(例如，将电压施加到)字线110中的一者及数字线115中的一者，可在其交叉点处存取单个存储器单元105。字线110及数字线115的交叉点可称为存储器单元地址。在一些架构中，单元的逻辑存储器装置(例如，电容器)可通过选择组件与数字线电隔离。字线110可连接到且可控制选择组件。例如，选择组件可为晶体管且字线110可连接到晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。接着可存取数字线以读取或写入存储器单元105。存取存储器单元105可通过行解码器120及列解码器130来控制。在一些实例中，行解码器120从存储器控制器140接收行地址且基于所接收行地址激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址且激活适当数字线115。因此，通过激活字线110及数字线115本文档来自技高网...

【技术保护点】
1.一种操作铁电存储器阵列的方法，其包括：使用字线选择第一组存储器单元及第二组存储器单元以进行读取操作，所述字线与所述第一组存储器单元及所述第二组存储器单元电子通信；激活对应于所述第一组存储器单元的第一组感测组件以进行所述读取操作；及在所述读取操作期间将对应于所述第二组存储器单元的第二组感测组件维持于解除激活状态。

【技术特征摘要】
【国外来华专利技术】2016.05.23 US 15/161,9521.一种操作铁电存储器阵列的方法，其包括：使用字线选择第一组存储器单元及第二组存储器单元以进行读取操作，所述字线与所述第一组存储器单元及所述第二组存储器单元电子通信；激活对应于所述第一组存储器单元的第一组感测组件以进行所述读取操作；及在所述读取操作期间将对应于所述第二组存储器单元的第二组感测组件维持于解除激活状态。2.根据权利要求1所述的方法，其进一步包括：在所述读取操作期间短接所述第二组存储器单元中的每一存储器单元的数字线与板线，其中所述板线与所述第一组存储器单元及所述第二组存储器单元电子通信。3.根据权利要求2所述的方法，其中所述第二组存储器单元中的每一存储器单元的所述数字线经由开关组件与所述板线电子通信，且其中短接所述数字线包括：在所述读取操作期间激活所述开关组件。4.根据权利要求2所述的方法，其中所述板线的电压是固定电压。5.根据权利要求1所述的方法，其进一步包括：在所述读取操作期间隔离所述第一组存储器单元中的每一存储器单元的数字线与板线。6.根据权利要求5所述的方法，其中所述第一组存储器单元中的每一存储器单元的所述数字线经由开关组件与所述板线电子通信，且其中隔离每一存储器单元的所述数字线包括：在所述读取操作期间解除激活所述开关组件。7.根据权利要求1所述的方法，其中所述字线与第三组存储器单元及第四组存储器单元电子通信，且其中所述方法进一步包括：使用所述字线选择所述第三组存储器单元及所述第四组存储器单元。8.根据权利要求7所述的方法，其中第三组感测组件与所述第三组存储器单元电子通信且第四组感测组件与所述第四组存储器单元电子通信，且其中所述方法进一步包括：激活所述第三组感测组件以进行所述读取操作。9.根据权利要求8所述的方法，其进一步包括：至少部分地基于激活所述第三组存储器单元，在所述读取操作期间将所述第四组感测组件维持于所述解除激活状态。10.根据权利要求1所述的方法，其中所述第一组存储器单元中的每一存储器单元及所述第二组存储器单元中的每一存储器单元包括铁电电容器。11.根据权利要求1所述的方法，其中所述第一组感测组件及所述第二组感测组件呈交错图案布置，所述交错图案包括与所述第二组感测组件中的第一感测组件及第二感测组件相邻的所述第一组感测组件中的第一感测组件。12.一种电子存储器设备，其包括：第一组存储器单元，其对应于第一组感测组件；第二组存储器单元，其对应于第二组感测组件；字线，其与所述第一组存储器单元及所述第二组存储器单元电子通信；及控制器，其与所述第一组感测组件及所述第二组感测组件电子通信，其中所述控制器可操作以彼此独立地激活所述第一组感测组件及所述第二组感测组件。13.根据权利要求12所述的电子存储器设备，其中所述控制器包括：第一驱动器，其与所述第一组感测组件电子通信；及第二驱动器，其与所述第二组感测组件电子通信。14.根据权利要求12所述的电子存储器设备，其中所述第一组感测组件中的每一感测组件经由第一控制线与所述控制器电子通信，且其中所述第二组感测组件中的每一感测组件经由第二控制线与所述控制器电子通信。15.根据权利要求12所述的电子存储器设备，其中所述第一组感测组件及所述第二组感测组件呈交错图案布置，所述交错图案包括与所述第二组感测组件中的第一感测组件及第二感测组件相邻的所述第一组感测组件中的第一感测组件。16.根据权利要求12所述的电子存储器设备，其进一步包括：板线，其与所述第一组存储器单元及所述第二组存储器单元电子通信，其中所述第一组存储器单元及所述第二组存储器单元中的每一存储器单元包括与所述板线电子通信的铁电电容器。17.根据权利要求16所述的电子存储器设备，其进一步包括：第一组开关组件，其与相关联于所述第一组存储器单元中的每一存储器单元及所述板线的数字线电子通信；及第二组开关组件，其与相关联于所述第二组存储器单元中的每一存储器单元及所述板线的数字线电子通信。18.根据权利要求17所述的电子存储器设备，其中所述第一组开关组件中的每一开关组件经由第一控制线与所述控制器电子通信，且其中所述第二组开关组件中的每一开关组件经由第二控制线与所述控制器电子通信。19.根据权利要求12所述的电子存储器设备，...

【专利技术属性】
技术研发人员：C·J·卡瓦姆拉，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US