III-V衬底上的高介电常数电容器结构制造技术

本公开涉及一种III‑V衬底上的高介电常数电容器结构。一种半导体结构包含III‑V半导体结构；第一电极；安置于所述第一电极上方的第一阻挡层；安置于所述第一电极上方的第一粘附层；安置于所述第一粘附层上方的第一钝化层；安置于所述第一钝化层上方的介电层；安置于所述介电层上方的第二钝化层；安置于所述第二钝化层上方的第二粘附层；安置于所述第二粘附层上方的第二阻挡层；以及安置于所述第二阻挡层上方的第二电极。

High Dielectric Constant Capacitor Structure on III-V Substrate

The present disclosure relates to a high dielectric constant capacitor structure on a III_V substrate. A semiconductor structure includes a III_V semiconductor structure; a first electrode; a first barrier layer placed above the first electrode; a first adhesion layer placed above the first electrode; a first passivation layer placed above the first adhesion layer; a dielectric layer placed above the first passivation layer; a second passivation layer placed above the dielectric layer; and a second passivation layer placed above the first passivation layer. A second adhesion layer above the second passivation layer; a second barrier layer above the second adhesion layer; and a second electrode above the second barrier layer.

【技术实现步骤摘要】
III-V衬底上的高介电常数电容器结构
本公开大体上涉及电容器装置，且更具体来说涉及III-V衬底上的高介电常数电容器结构。
技术介绍
包含射频(RF)、微波和毫米波装置的无线通信装置常常由第III到第V族半导体材料(例如GaAs或GaAs合金或InP或InP合金)构成，且常用于无线通信系统中。这些无线通信装置可包含功率放大器、低噪声放大器、开关和其它类似装置，且可包含在例如单片微波/毫米波集成电路(MMIC)的集成电路中。随着越发需要在无线通信装置中的常常较小占用面积中提供较大功能性，通常需要不断减小装置和IC的裸片大小。举例来说，功率放大器裸片大小在过去几十年内已不断降低，以努力满足在功能和较小整体组件(例如，移动电话)方面的不断增长的需求。除了例如异质结双极晶体管(HBT)的有源晶体管组件，和例如假型HEMT(pHEMT)的高电子迁移率晶体管(HEMT)之外，功率放大器的伴随电路需要电容器、电阻器和用于阻抗匹配、去耦、偏压设置、静电放电保护等的二极管。在已知功率放大器中，电容器常常包含作为介电层的氮化硅(Si3N4)，其是使用等离子体增强式化学气相沉积(PECVD)沉积而成。此类电容器常常耗用较大裸片面积，取决于电路约为10％到50％。III-V晶片和相关联专用制造过程相对昂贵(例如相比于基于硅的集成电路过程)，且始终需要减小移动电话组件的面积和体积以实现较小手持机，或为现有手持机大小内的其它组件(例如电池)提供较多空间。用于手持机RF功率放大器中的电容器常常需要维持高击穿电压，以在放大器在不匹配的输出负载条件下操作期间能经受住电力应力，并简化静电放电保护设计。对高击穿电压的这些要求防止将常规电容器电介质(例如PECVD氮化硅)的厚度减小为低于固定厚度(取决于特定RF模块设计)，以便增大其面积电容密度。因此，需要至少克服上文所描述的已知电容器的缺点的用于集成到III-V无线功率放大器装置中的电容器结构。
技术实现思路
本公开的方面涉及一种电容器，其包括：第一电极；安置于第一电极上方的第一阻挡层；安置于第一电极上方的第一粘附层；安置于第一粘附层上方的第一钝化层；安置于第一钝化层上方的介电层；安置于介电层上方的第二钝化层；安置于第二钝化层上方的第二粘附层；安置于第二粘附层上方的第二阻挡层；以及安置于第二阻挡层上方的第二电极。在本公开的另一方面中，一种半导体结构包括：III-V半导体凸台结构；安置于III-V半导体凸台结构上方的第一电极；安置于第一电极上方的第一阻挡层；安置于第一电极上方的第一粘附层；安置于第一粘附层上方的第一钝化层；安置于第一钝化层上方的介电层；安置于介电层上方的第二钝化层；安置于第二钝化层上方的第二粘附层；安置于第二粘附层上方的第二阻挡层；以及安置于第二阻挡层上方的第二电极。在本公开的又一方面中，一种具有电容的电容器包括：具有面积的第一电极；安置于第一电极上方的介电层，所述介电层具有面积和在氮化硅(Si3N4)的相对电容率的大约3.1倍与大约3.6倍之间的范围内的相对电容率；以及安置于介电层上方且具有面积的第二电极，其中所述面积为具有所述电容且包括氮化硅介电层的另一电容器的面积的至少一半。附图说明当结合附图阅读时，从以下详细描述能最好地理解代表性实施例。应强调，各种特征未必按比例绘制。实际上，为了论述清楚起见，可任意增大或降低尺寸。在适用且实际的情况下，相同参考数字指代相同元件。图1是根据代表性实施例的电容器结构的横截面图。图2A到2C是根据代表性实施例的半导体结构的制造顺序的横截面图。图3是根据代表性实施例的半导体结构的横截面图。图4是根据代表性实施例的半导体结构的透视图。图5是示出已知电容器和本专利技术教示的电容器的电容的图示。图6是示出已知电容器和本专利技术教示的电容器的电容与重叠面积的图示。图7是示出已知电容器和本专利技术教示的电容器的击穿电压与概率的图示。具体实施方式在以下详细描述中，出于解释而非限制的目的，阐述公开具体细节的实例实施例以便提供对本专利技术教示的透彻理解。然而，得益于本公开的所属领域的一般技术人员将显而易见，根据本专利技术教示的脱离本文中公开的具体细节的其它实施例仍在所附权利要求书的范围内。此外，可省略对熟知设备和方法的描述，以免混淆对实例实施例的描述。此类方法和设备明显处于本专利技术教示的范围内。本文中所使用的术语仅是出于描述特定实施例的目的，且并不意图为限制性的。另外，所界定术语为所界定术语在相关上下文中常理解和接受的技术、科学或一般含义。除非上下文另外明确规定，否则如在说明书和所附权利要求书中所使用，术语“一”和“所述”包含单数和复数个提及物。因此，举例来说，“一装置”包含一个装置和复数个装置。如在说明书和所附权利要求书中所使用，且除了其一般含义之外，术语“大体”或“大体上”意指在可接受限值或程度内。举例来说，“大体上取消”意指所属领域的技术人员将认为取消是可接受的。如在说明书和所附权利要求书中所使用，且除了其一般含义之外，术语“大约”意指在所属领域的一般技术人员的可接受限值或量内。举例来说，“大约相同”意指所属领域的一般技术人员将认为所述物品相比之下是相同的。例如“上方”、“下方”、“顶部”、“底部”、“上部”和“下部”的相对术语可用于描述各种元件的彼此关系，如附图中所说明。这些相对术语意图涵盖装置和/或元件除了图式中描绘的定向之外的不同定向。举例来说，如果装置相对于图式中的视图翻转，那么例如描述为在另一元件“上方”的元件现在将在所述元件“下方”。类似地，如果装置相对于图式中的视图旋转90o，那么描述为在另一元件“上方”或“下方”的元件现在将“邻近”另一元件；其中“邻近”意指邻接另一元件，或在元件之间具有一或多个层、材料、结构等。所描述的实施例大体上涉及半导体结构，其包括：III-V半导体结构；第一电极；安置于第一电极上方的第一阻挡层；安置于第一电极上方的第一粘附层；安置于第一粘附层上方的第一钝化层；安置于第一钝化层上方的介电层；安置于介电层上方的第二钝化层；安置于第二钝化层上方的第二粘附层；安置于第二粘附层上方的第二阻挡层；以及安置于第二阻挡层上方的第二电极。在下文更充分描述的某些代表性实施例中，介电层具有在大约20到大约25的范围内的介电常数。有益的是，由于平行板电容器的电容与介电常数和电极与介电层的接触重叠面积成正比，因此本专利技术教示的电容器结构的介电层的相对高介电常数允许形成如下电容器：其电容与具有相对低介电常数的介电层的已知电容器相同，但其面积尺寸以相对高介电常数材料与相对低介电材料的比率的因数来减小。此外，且如下文将更充分描述，由于平行板电容器的电容与平行板电极之间的距离(即，介电材料的厚度)成反比，因此在电容器的电极与介电层的所要重叠面积减小与本专利技术教示的电容器结构的所要击穿电压(BVD)增大之间可能需要进行权衡。有益的是，为与III-V半导体制造集成，由用于本专利技术教示的电容器中的高k介电材料的实施方案提供的集成特征为与III-V处理兼容的低沉积温度(例如，小于大约300℃)，其中欧姆触点常常包括通常以420℃或更小合金化的AuGeNi；和足够高的电介质击穿，以确保电容器在放大器在不匹配的负载条件下操作期间或静电放电事件期间可经历的较高电压期间能经受本文档来自技高网...

【技术保护点】
1.一种电容器，其包括：第一电极；第一阻挡层，其安置于所述第一电极上方；第一粘附层，其安置于所述第一电极上方；第一钝化层，其安置于所述第一粘附层上方；介电层，其安置于所述第一钝化层上方；第二钝化层，其安置于所述介电层上方；第二粘附层，其安置于所述第二钝化层上方；第二阻挡层，其安置于所述第二粘附层上方；以及第二电极，其安置于所述第二阻挡层上方。

【技术特征摘要】
2017.06.28 US 15/635,4061.一种电容器，其包括：第一电极；第一阻挡层，其安置于所述第一电极上方；第一粘附层，其安置于所述第一电极上方；第一钝化层，其安置于所述第一粘附层上方；介电层，其安置于所述第一钝化层上方；第二钝化层，其安置于所述介电层上方；第二粘附层，其安置于所述第二钝化层上方；第二阻挡层，其安置于所述第二粘附层上方；以及第二电极，其安置于所述第二阻挡层上方。2.根据权利要求1所述的电容器，其中所述介电层包括非晶形五氧化二钽(Ta2O5)。3.根据权利要求2所述的电容器，其中所述介电层具有介于大约20到大约25的范围内的介电常数。4.根据权利要求2所述的电容器，其中所述第一和第二阻挡层包括氮化硅(Si3N4)，所述第一和第二粘附层包括钛，且所述第一和第二钝化层包括铂。5.根据权利要求4所述的电容器，其中所述第一和第二阻挡层的氮化硅各自具有介于大约与大约的范围内的厚度。6.根据权利要求5所述的电容器，其中所述介电层的非晶形Ta2O5具有介于大约与大约的范围内的厚度。7.一种半导体结构，其包括：III-V半导体凸台结构；第一电极，其安置于所述III-V半导体凸台结构上方；第一阻挡层，其安置于所述第一电极上方；第一粘附层，其安置于所述第一电极上方；第一钝化层，其安置于所述第一粘附层上方；介电层，其安置于所述第一钝化层上方；第二钝化层，其安置于所述介电层上方；第二粘附层，其安置于所述第二钝化层上方；第二阻挡层，其安置于所述第二粘附层上方；以及第二电极，其安置于所述第二阻挡层上方。8.根据权利要求7所述的半导体结构，其中所述介电层包括非晶形五氧化二钽(Ta2O5)。9.根据权利要求8所述的半导体结构，其中所述介电层具有介于大约20到大约25的范围内的介电常数。10.根据权利要求8所述的半导体结构，其中所述第一和第二阻挡层包括氮化硅(Si3N4)，所述第一和第二粘附层包括钛，且所述第一和第二阻挡层包括铂。11....

【专利技术属性】
技术研发人员：S·叶尔丹迪，P·尼克尔，T·邓甘，J·阿布罗克华，
申请(专利权)人：安华高科技股份有限公司，
类型：发明
国别省市：新加坡,SG