形成多芯片封装架构的方法及由此形成的结构技术

描述了形成微电子封装结构/模块的方法和由此形成的结构。本文中形成的结构可包括部署在衬底上的第一管芯、部署在衬底上的第二管芯、部署在第一管芯与第二管芯之间的模塑料，其中模塑料被部署在衬底的上表面上。环氧化物材料被部署在第一管芯的侧壁的顶部部分与模塑料之间，并且热界面材料(TIM)被部署在第一和第二管芯的上表面上，其中TIM在衬底的整个长度上延伸。

The Method of Forming Multi-Chip Packaging Architecture and the Structure Formed therefrom

The method of forming microelectronic packaging structure/module and the structure formed therefrom are described. The structure formed in this paper may include a first core deployed on a substrate, a second core deployed on a substrate, and a moulding plastics deployed between the first core and the second core, in which the moulding plastics are deployed on the upper surface of the substrate. The epoxide material is deployed between the top part of the side wall of the first core and the mold, and the thermal interface material (TIM) is deployed on the upper surface of the first and second core, where TIM extends over the entire length of the substrate.

【技术实现步骤摘要】
形成多芯片封装架构的方法及由此形成的结构
技术介绍
微电子封装结构可利用多个管芯配置，其中不止一个管芯可被包括在封装中。此类封装内的管芯可具有不同高度。例如，热界面材料（TIM）典型地被应用在封装内的管芯背侧与冷却结构（诸如散热器（heatspreader））之间。对于带有不同管芯高度的封装，可出现热挑战，诸如在管芯到管芯边界区域处引起的TIM应力。附图说明尽管本说明书通过特别地指出并清楚地要求保护某些实施例的权利要求书而结束，但在结合附图被阅读时，这些实施例的优点能够从下面描述更容易地被探知，在附图中：图1表示根据实施例的结构的横截面视图。图2a-2i表示按照根据实施例的形成封装结构的方法而形成的结构的横截面视图。图3表示根据实施例，形成封装结构的方法的流程图。图4表示根据实施例的计算系统的一部分的横截面。图5表示根据实施例的计算系统的示意图。具体实施方式在下面的详细描述中，对附图进行了参考，附图通过图示示出了其中可实践方法和结构的特定实施例。这些实施例以充分的细节被描述以使本领域技术人员能实践实施例。要理解的是，各种实施例虽然不同，但不一定互斥。例如，联系一个实施例的本文中所描述的具体特征、结构或特性可在其它实施例内被实现而不脱离实施例的精神和范围。另外，要理解的是，在每个公开的实施例内各个元件的位置或布置可被修改而不脱离实施例的精神和范围。下面的详细描述因此将不被从限制意义上来理解，并且实施例的范围仅由适当解释的随附权利要求连同权利要求被授权的等同物的完全范围来定义。在图中，同样的标号可在所有几个视图中指的是相同或相似的功能性。术语“在…上方”、“到”、“在…之间”和“在…上”在本文中使用时可指一个层相对于其它层的相对位置。在另一层的“上方”或“上”或结合“到”另一层的一个层可与该另一层直接接触，或者可具有一个或多个中间层。在层“之间”的一个层可与层直接接触，或者可具有一个或多个中间层。彼此“毗邻”的层和/或结构可具有或可不具有在它们之间的中间结构/层。直接在另一层/结构（多个层/结构）上/直接接触另一层/结构（多个层/结构）的层/结构（多个层/结构）可在它们之间没有中间层/结构（多个层/结构）。本文中实施例的各种实现可在诸如封装衬底的衬底上被形成或执行。封装衬底可包括任何适合类型的衬底，该衬底能够在诸如集成电路（IC）管芯的电组件与IC封装可被耦合到的下一级组件（例如，电路板）之间提供电通信。在另一实施例中，衬底可包括任何适合类型的衬底，该衬底能够在IC管芯和与下部IC/管芯封装耦合的上部IC封装之间提供电通信，并且在又一实施例中，衬底可包括任何适合类型的衬底，该衬底能够在上部IC封装与IC封装被耦合到的下一级组件之间提供电通信。衬底还可提供对管芯的结构支持。通过示例，在一个实施例中，衬底可包括围绕芯层（电介质或金属芯）内建的多层衬底-包含电介质材料和金属的交替层。在另一实施例中，衬底可包括无芯多层衬底。其它类型的衬底和衬底材料也可用于公开的实施例（例如，陶瓷，蓝宝石、玻璃等）。进一步，根据一个实施例，衬底可包括在管芯自身上方内建的电介质材料和金属的交替层-此工艺有时被称为“内建非凹凸工艺”（bumplessbuild-upprocess）。在利用此类方案的情况下，可需要或可不需要传导互连（因为在一些情况下，内建层可被直接部署在管芯上方）。管芯可包括前侧和相对的背侧。在一些实施例中，前侧可被称为管芯的“活性表面”。多个互连可从管芯的前侧延伸到底层衬底，并且这些互连可电耦合管芯和衬底。在一些情况下，管芯可被直接耦合到板，诸如母板。互连/迹线可包括能够在管芯与衬底/板之间提供电通信的任何类型的结构和材料。在某一个实施例中，管芯可采用倒装法布置被部署在衬底上。在一实施例中，互连包括在管芯上的导电端子（例如，焊盘，凸块，桩形凸块，圆柱，柱或其它适合的结构或结构的组合）和在衬底上的对应导电端子（例如，焊盘，凸块，桩形凸块，圆柱，柱或其它适合的结构或结构的组合）。焊料（例如，以球或凸块的形式）可被部署在衬底和/或管芯的端子上，并且这些端子可随后使用焊料回流工艺被接合。当然，应理解的是，许多其它类型的互连和材料是可能的（例如，在管芯与衬底之间延伸的焊线（wirebond））。在本文中的一些实施例中，管芯可采用倒装法布置通过多个互连与衬底耦合。然而，在其它实施例中，备选结构和/或方法可被用于耦合管芯与衬底。形成封装结构的方法（包括形成平面化的多芯片封装结构的方法）的实施例被描述。那些方法/结构可包括封装结构，其包括部署在衬底上的第一管芯、部署在衬底上的第二管芯、部署在第一管芯与第二管芯之间的模塑料，其中模塑料被部署在衬底的上表面上。环氧化物材料被部署在第一管芯的侧壁的顶部部分与模塑料之间，并且热界面材料（TIM）被部署在第一和第二管芯的上表面上，其中TIM在衬底的整个长度上延伸。本文中的实施例能够实现改进的TIM热特性，同时减小排除区区域。本文中的图图示了制作包括均匀厚度的TIM的封装结构/模块的实施例。图1描绘了可根据本文中所包括的实施例制作的封装结构100。封装结构100可在一实施例中包括多芯片封装结构100。衬底102可包括任何适合的封装衬底。衬底102可包括接触结构104的阵列。接触结构104可包括传导材料，诸如焊料和/或金属材料。第一管芯106和第二管芯106'可在衬底102的上表面103上彼此毗邻地被部署。第一和第二管芯106、106'可包括任何类型的微电子装置/功能性，这包括含有无线能力的装置，诸如但不限于例如微处理器、图形处理器、信号处理器、网络处理器、芯片集、存储器装置、平台控制器集线器（PCH）、DRAM存储器、图形处理单元（GPU）和/或现场可编程门阵列（FPGA）装置等。在一个实施例中，任何数量的管芯可被附连到衬底。在一实施例中，管芯106、106'可各自包括具有多个功能单元（例如，一个或多个处理单元、一个或多个图形单元、一个或多个通信单元、一个或多个信号处理单元、一个或多个安全单元等）的片上系统（SOC）。然而，应理解的是，公开的实施例不被限制于任何具体类型或类的管芯/装置。在一实施例中，第一管芯106和第二管芯106'可包括部署在管芯106、106'与衬底102之间的焊料互连结构108、108'。在一实施例中，焊料互连结构可包括第一级互连结构（FLI）。焊料互连结构108、108'可被部署在封装衬底102上，并且可被物理和电耦合到部署在封装衬底102上的接触结构104。在一实施例中，第一模塑柱110可被部署在衬底102的上表面103上，与第一管芯106的第一侧壁107毗邻。第二模塑柱110'可被部署在衬底102的上表面103的中间部分中，与第一管芯106的第二侧壁107'毗邻。第二模塑柱110'可被部署在第一管芯106与第二管芯106'之间。第三模塑柱110"可被部署在衬底102的上表面103上，与第二管芯106'的第二侧壁107"'毗邻。模塑材料110可包括如例如聚酰亚胺树脂材料、填充材料和环氧化物模塑料（EMC）的此类材料。模塑柱110、110'、110"可包括在管芯106、106'周围的模塑料的壁，并且可取决于横截面视图而照此显现。在一实施例中，在第一管芯106周本文档来自技高网...

【技术保护点】
1.一种微电子封装结构，包括：部署在衬底上的管芯，其中所述管芯包括第一管芯；部署在所述管芯的下表面与所述衬底的上表面之间的互连结构的阵列；部署在所述管芯的侧壁的顶部部分上的环氧化物材料的第一部分；围绕互连结构的所述阵列的所述环氧化物材料的第二部分；以及与所述环氧化物材料的所述第一部分和所述第二部分毗邻的模塑料，其中所述模塑料被部署在所述衬底的所述上表面上，并且其中所述环氧化物材料的所述第一部分被部署在所述模塑料与所述管芯的所述侧壁的顶部部分之间。

【技术特征摘要】
2017.06.28 US 15/6355551.一种微电子封装结构，包括：部署在衬底上的管芯，其中所述管芯包括第一管芯；部署在所述管芯的下表面与所述衬底的上表面之间的互连结构的阵列；部署在所述管芯的侧壁的顶部部分上的环氧化物材料的第一部分；围绕互连结构的所述阵列的所述环氧化物材料的第二部分；以及与所述环氧化物材料的所述第一部分和所述第二部分毗邻的模塑料，其中所述模塑料被部署在所述衬底的所述上表面上，并且其中所述环氧化物材料的所述第一部分被部署在所述模塑料与所述管芯的所述侧壁的顶部部分之间。2.如权利要求1所述的微电子封装结构，其中热界面材料（TIM）被部署在所述管芯的上表面上。3.如权利要求1所述的微电子封装结构，其中冷却解决方案被部署在所述TIM的上表面上。4.如权利要求1所述的微电子封装结构，其中所述模塑料包括环氧化物模塑料。5.如权利要求1所述的微电子封装结构，其中所述环氧化物材料的所述第一部分和所述第二部分包括底层填充材料。6.如权利要求1所述的微电子封装结构，其中所述模塑料的上表面、所述环氧化物材料的所述第一部分的上表面和所述管芯的上表面与彼此共享共同平面。7.如权利要求1所述的微电子封装结构，其中第二管芯被部署在与所述第一管芯毗邻的所述衬底上。8.如权利要求7所述的微电子封装结构，其中所述第二管芯包括第二多个互连结构，其中所述第二多个互连结构被所述环氧化物材料所围绕。9.一种微电子封装结构，包括：部署在衬底上的第一管芯；部署在所述衬底上的第二管芯；部署在所述第一管芯与所述第二管芯之间的模塑料，其中所述模塑料被部署在所述衬底的上表面上；部署在所述第一管芯的侧壁的顶部部分与所述模塑料之间的环氧化物材料；以及部署在所述第一和第二管芯的上表面上的热界面材料（TIM），其中所述TIM在所述衬底的整个长度上延伸。10.如权利要求9所述的微电子封装结构，其中所述环氧化物材料的一部分围绕被部署在所述第一管芯与所述衬底之间的多个互连结构。11.如权利要求9所述的微电子封装结构，其中所述TIM被部署在所述环氧化物材料的上表面上。12.如权利要求9所述的微电子封装结构，其中所述第一管芯和所述第二管芯的所述上表面与彼此共面。13....

【专利技术属性】
技术研发人员：N尼尔，NS赫恩，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US