成膜方法、存储介质和成膜系统技术方案

本发明专利技术提供一种在通过规定图案使表面形成有凹凸的基板上形成涂敷膜的成膜方法和成膜系统，该成膜方法是在通过规定图案使表面形成有凹凸的晶片(W)上涂敷抗蚀液，形成抗蚀膜的方法，其包括：在晶片的表面上涂敷涂敷液，形成表面上的抗蚀膜的凹凸的深度(H2)为规定值以下的比抗蚀膜(R)的目标膜厚厚的抗蚀膜(R)即厚膜(R′)的步骤；和除去厚膜(R′)的表面，形成目标膜厚的抗蚀膜(R)的步骤。由此，能够形成膜厚的面内均匀性高的涂敷膜。

Film Forming Method, Storage Medium and Film Forming System

The invention provides a film forming method and a film forming system for forming a coating film on a concave-convex substrate formed by a specified pattern. The film forming method is a method of coating an anti-corrosion liquid on a concave-convex wafer (W) formed by a specified pattern to form an anti-corrosion film. The method includes: coating a coating liquid on the surface of a wafer, forming a concave-convex depth (H2) of the anti-corrosion film on the surface of the wafer. The steps of forming a thick anticorrosive film (R) are to remove the surface of the thick film (R') and to form the anticorrosive film (R) with the thickness of the target film (R) below the prescribed value, i.e. the thickness of the anticorrosive film (R). The steps of removing the surface of the thick film (R') and forming the anticorrosive film (R) with the thickness of the target film are Thus, a coating film with high in-plane uniformity of film thickness can be formed.

【技术实现步骤摘要】
成膜方法、存储介质和成膜系统
本专利技术涉及在通过规定的图案使表面形成有凹凸的基板上涂敷涂敷液而形成涂敷膜的成膜方法、存储介质和成膜系统。
技术介绍
在多层构造的半导体器件的制造工艺的光刻步骤中，例如依次进行对半导体晶片(以下记为“晶片”。)上供给涂敷液而形成抗蚀膜等的涂敷处理、将抗蚀膜曝光成规定图案的曝光处理、对曝光后的抗蚀膜进行显影的显影处理等，在晶片上形成规定的抗蚀剂图案。以该抗蚀剂图案为掩模，进行晶片的蚀刻处理，之后进行抗蚀膜的除去处理等，在晶片上形成规定图案。这样反复多次进行在规定层形成规定图案的步骤，能够制造多层构造的半导体器件。在这样地反复在晶片上形成规定图案的情况下，且利用抗蚀膜的膜厚和图案形成的凹凸的间距或深度为nm级别的情况下，在第n层形成规定图案之后，为了在第(n+1)层适当地形成规定图案，需要使第(n+1)层的抗蚀膜以其表面变得平坦的方式形成。并且，为此需要使抗蚀液的涂敷面为平坦的。因此，在现有技术中，在晶片上的规定图案上形成SOC(SpinOnCarbon，旋涂碳)膜、SOG(SpinOnGlass，旋涂玻璃)膜等的有机膜，使该有机膜的表面即抗蚀液的涂敷面平坦化(参照专利文献1)。在专利文献1的成膜系统中，在通过规定的图案使表面形成有凹凸的基板上涂敷有机材料后，对该有机材料进行热处理，在基板上形成有机膜，然后，对有机膜进行紫外线照射处理，除去有机膜的表面直到上述凹凸的凸部的表面露出为止。之后，通过再次进行有机材料的涂敷等，使有机膜的表面平坦化。现有技术文献专利文献专利文献1：日本特开2014-165252号公报
技术实现思路
专利技术想要解决的技术问题但是，作为多层构造的半导体器件，近年来3DNAND闪存等的三维叠层构造的半导体器件正在产品化。如图17所示，3DNAND型的半导体器件的制造工序中的晶片W，通过规定图案在表面形成有凹凸，具体来讲，通过规定图案在表面形成n级的阶梯状的凸部M。另外，形成在上述晶片W上的凹凸的间距(具体来讲凹部N的宽度D)和凸部M的宽度为几百μm级别，凹凸的深度H为几μm级别。即，3DNAND型的制造所用的晶片W形成凸部M和凹部N的宽度大且凹部N的纵横比低的凹凸。在3DNAND型的半导体器件的制造工序中，在形成了n级的阶梯状的凸部M之后，为了形成第(n+1)级而在凹部N形成规定图案时，在晶片W的表面上形成抗蚀膜R，对晶片W的表面的凹部N上的抗蚀膜R进行曝光等。形成有上述那样的级别的间距和深度的凹凸的晶片W的抗蚀膜的膜厚优选为几μm。但是，在具有上述那样的大级别的间距和深度的凹凸的表面，通过旋转涂敷来形成几μm的膜厚的抗蚀膜R时，不仅在抗蚀膜R的表面生成凹凸，还存在以下问题。即，几μm级别的大的凹凸成为障碍壁，抗蚀液在旋转涂敷时难以向外侧扩展，因此，抗蚀膜R的膜厚从晶片W的中心部向外周逐渐减少，换言之，抗蚀膜R的膜厚在晶片W的径向上变得不均匀。这样一来，形成在晶片W的凹部N的图案的CD(CriticalDimension，临界尺寸)在晶片W的面内变得不均匀。通过使用专利文献1公开的技术，能够减轻抗蚀膜R的表面的凹凸，但是无法提高抗蚀膜R的膜厚的均匀性。另外，在3DNAND型的半导体器件的制造工序中的晶片W那样的级别的凹凸形成在晶片表面的情况下，与晶片W上的抗蚀膜R的表面的凹凸相比，该抗蚀膜的膜厚的面内不均匀性对于形成在晶片W的凹部N中的图案的CD的影响更大。此外，在表面具有上述那样的大的级别的间距和深度的凹凸的晶片W的情况下，在抗蚀液的旋转涂敷时，如果使转速下降至例如10～50rpm，则也能够获得均匀的膜厚的抗蚀膜R，但是，如果使转速降低到该程度时，生产能力降低，对生产性产生影响。本专利技术是鉴于上述问题而完成的，其目的在于在通过规定图案使表面形成有凹凸的基板上形成涂敷膜的成膜方法和成膜系统中，能够不降低生产性地形成膜厚的面内均匀性高的涂敷膜。用于解决技术问题的技术方案为了解决上述问题，本专利技术提供一种成膜方法，其在表面形成有凹凸的基板上涂敷涂敷液而形成涂敷膜，其中上述凹凸通过规定的图案形成，上述成膜方法的特征在于，包括：在上述基板的表面上涂敷上述涂敷液，形成厚膜的步骤，其中上述厚膜是上述表面上的上述涂敷膜的凹凸的深度为规定值以下的比上述涂敷膜的目标膜厚厚的上述涂敷膜；和除去上述厚膜的表面，形成上述目标膜厚的涂敷膜的步骤。优选上述厚膜的膜厚为上述涂敷膜的上述目标膜厚的1.5倍以上。进一步优选上述厚膜的膜厚为上述涂敷膜的上述目标膜厚的1.8倍以上。根据本专利技术的另一方面，提供一种计算可读取的存储介质，其存储有程序，该程序在控制成膜系统的控制部的计算机上运行，使该成膜系统实施上述的成膜方法。另外，本专利技术的另一方面提供一种成膜系统，其在表面形成有凹凸的基板上涂敷涂敷液而形成涂敷膜，其中上述凹凸通过规定的图案形成，上述成膜系统的特征在于，包括：涂敷处理装置，其在上述基板上进行涂敷液的涂敷处理，形成上述涂敷膜；表面处理装置，其进行使上述涂敷膜的表面变质的表面处理；显影装置，其对上述表面处理后的上述涂敷膜进行显影处理；和控制部，其控制上述涂敷处理装置，使得通过上述涂敷处理形成厚膜，其中上述厚膜是上述表面上的上述涂敷膜的凹凸的深度为规定值以下的比上述涂敷膜的目标膜厚厚的上述涂敷膜，并且，控制上述表面处理装置和上述显影装置，使得通过上述表面处理和上述显影处理，除去上述厚膜的表面，形成上述目标膜厚的上述涂敷膜。优选上述表面处理装置是作为上述表面处理进行对上述涂敷膜的表面涂敷酸的酸处理的酸处理装置。优选上述表面处理装置是作为上述表面处理进行对上述涂敷膜照射紫外线的紫外线照射处理的紫外线处理装置。专利技术的效果根据本专利技术，在表面形成有凹凸的基板上，能够不降低生产性地形成面内均匀性高的涂敷膜。因此，能够提高形成在晶片的凹部中的图案的CD的面内均匀性。附图说明图1是说明本专利技术的专利技术人检讨所使用的晶片的图。图2是表示位于晶片的凹部的中央部上的抗蚀膜的膜厚和晶片上的该膜厚的检测位置的关系的图。图3是表示抗蚀膜的膜厚和抗蚀膜的凹凸的深度的关系的图。图4是表示本专利技术的第一实施方式的作为成膜系统的基板处理系统的概略结构的平面图。图5是表示本专利技术的第一实施方式的作为成膜系统的基板处理系统的概略结构的主视图。图6是表示本专利技术的第一实施方式的作为成膜系统的基板处理系统的概略结构的后视图。图7是表示酸处理装置的概略结构的纵截面图。图8是表示酸处理装置的概略结构的横截面图。图9是表示抗蚀膜的成膜处理的各步骤中的晶片的状态的示意图。图10是表示对于使用了酸和显影液的除去处理后的抗蚀膜，是否能够基于图案曝光和显影来进行图案形成的确认试验结果的图。图11是进行抗蚀膜的涂敷处理和酸处理的装置的另一例的说明图。图12是表示本专利技术的第二实施方式的作为成膜系统的基板处理系统的概略结构的主视图。图13是表示本专利技术的第二实施方式的作为成膜系统的基板处理系统的概略结构的后视图。图14是表示紫外线处理装置的概略结构的纵截面图。图15是表示紫外线处理装置的概略结构的横截面图。图16是表示对于使用了紫外线和显影液的除去处理后的抗蚀膜，是否也能够基于图案曝光和显影来进行图案形成的确认试验结果的图。图17是表示3DNAND型的半导体器件本文档来自技高网...

【技术保护点】
1.一种成膜方法，其在表面形成有凹凸的基板上涂敷涂敷液而形成涂敷膜，其中所述凹凸通过规定的图案形成，所述成膜方法的特征在于，包括：在所述基板的表面上涂敷所述涂敷液，形成厚膜的步骤，其中所述厚膜是所述表面上的所述涂敷膜的凹凸的深度为规定值以下的比所述涂敷膜的目标膜厚厚的所述涂敷膜；和除去所述厚膜的表面，形成所述目标膜厚的涂敷膜的步骤。

【技术特征摘要】
2017.06.19 JP 2017-1196271.一种成膜方法，其在表面形成有凹凸的基板上涂敷涂敷液而形成涂敷膜，其中所述凹凸通过规定的图案形成，所述成膜方法的特征在于，包括：在所述基板的表面上涂敷所述涂敷液，形成厚膜的步骤，其中所述厚膜是所述表面上的所述涂敷膜的凹凸的深度为规定值以下的比所述涂敷膜的目标膜厚厚的所述涂敷膜；和除去所述厚膜的表面，形成所述目标膜厚的涂敷膜的步骤。2.如权利要求1所述的成膜方法，其特征在于：所述厚膜的膜厚为所述涂敷膜的所述目标膜厚的1.5倍以上。3.如权利要求2所述的成膜方法，其特征在于：所述厚膜的膜厚为所述涂敷膜的所述目标膜厚的1.8倍以上。4.一种计算机可读取的存储介质，其特征在于：存储有程序，该程序在控制成膜系统的控制部的计算机上运行，使该成膜系统实施权利要求1～3中任一项所述的成膜方法。5.一种成膜系统，其在表面形成有凹凸...

【专利技术属性】
技术研发人员：吉原健太郎，吉田勇一，柴田直树，吉原孝介，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本,JP