关机残影消除电路、移位寄存器单元和显示装置制造方法及图纸

本发明专利技术提供一种关机残影消除电路、移位寄存器单元和显示装置。所述关机残影消除电路，应用于移位寄存器单元，所述移位寄存器单元包括栅极驱动信号输出端，所述关机残影消除电路包括放电控制端、关机放电电路和放电电压端；所述关机放电电路用于在所述放电控制端输入的信号的控制下，在显示时间段控制所述栅极驱动信号输出端与所述放电电压端之间断开，并在关机时间段控制所述栅极驱动信号输出端与所述放电电压端之间连通；所述放电电压端用于在关机时间段输出放电电压。本发明专利技术能在关机时充分释放像素内的残留的电荷，消除关机残影现象。

Shutdown Residual Elimination Circuit, Shift Register Unit and Display Device

The invention provides a shutdown residual elimination circuit, a shift register unit and a display device. The shutdown residual elimination circuit is applied to the shift register unit, which includes the output terminal of the gate drive signal, the shutdown residual elimination circuit includes the discharge control terminal, the shutdown discharge circuit and the discharge voltage terminal, and the shutdown discharge circuit is used to control the gate drive during the display period under the control of the input signal of the discharge control terminal. The signal output terminal is disconnected from the discharge voltage terminal, and the gate drive signal output terminal is controlled to be connected with the discharge voltage terminal during the shutdown period; the discharge voltage terminal is used to output the discharge voltage during the shutdown period. The invention can fully release the residual charge in the pixel when the power is off, and eliminate the residual shadow phenomenon when the power is off.

【技术实现步骤摘要】
关机残影消除电路、移位寄存器单元和显示装置
本专利技术涉及显示
，尤其涉及一种关机残影消除电路、移位寄存器单元和显示装置。
技术介绍
现有的显示屏在关机时，移位寄存器单元的栅极驱动电路与低电压端连接，从而使得相应的栅极驱动信号的不能使得像素电路包括的相应的薄膜晶体管充分开启，从而不能充分释放像素内的残留的电荷，会出现关机残影现象。
技术实现思路
本专利技术的主要目的在于提供一种关机残影消除电路、移位寄存器单元和显示装置，解决现有技术中无法在关机时向栅极驱动信号输出端提供足够大的放电电压，从而产生关机残影的问题。为了达到上述目的，本专利技术提供了一种关机残影消除电路，应用于移位寄存器单元，所述移位寄存器单元包括栅极驱动信号输出端，所述关机残影消除电路包括放电控制端、关机放电电路和放电电压端；所述关机放电电路用于在所述放电控制端输入的信号的控制下，在显示时间段控制所述栅极驱动信号输出端与所述放电电压端之间断开，并在关机时间段控制所述栅极驱动信号输出端与所述放电电压端之间连通；所述放电电压端用于在关机时间段输出放电电压。实施时，与所述栅极驱动信号输出端连接的像素电路包括的薄膜晶体管为n型晶体管，所述放电电压的电压值为正；或者，所述薄膜晶体管为p型晶体管，所述放电电压的电压值为负。实施时，所述放电电压的绝对值大于或等于22V。实施时，所述关机放电电路包括放电晶体管；所述放电晶体管的栅极与所述放电控制端连接，所述放电晶体管的第一极与所述放电电压端连接，所述放电晶体管的第二极与所述栅极驱动信号输出端连接。实施时，所述放电电压端包括第一放电电压端和第二放电电压端；所述关机放电电路包括第一放电晶体管和第二放电晶体管；所述第一放电晶体管的控制极与所述放电控制端连接，所述第一放电晶体管的第一极与所述第一放电电压端连接，所述第一放电晶体管的第二极与所述栅极驱动信号输出端连接；所述第二放电晶体管的控制极与所述放电控制端连接，所述第二放电晶体管的第一极与所述栅极驱动信号输出端连接，所述第二放电晶体管的第二极与所述第二放电电压端连接。实施时，所述放电电压端包括时钟信号输入端；所述关机放电电路包括放电晶体管；所述放电晶体管的控制极与所述放电控制端连接，所述放电晶体管的第一极与所述时钟信号输入端连接，所述放电晶体管的第二极与所述栅极驱动信号输出端连接。本专利技术还提供了一种移位寄存器单元，包括上述的关机残影消除电路。实施时，本专利技术所述的移位寄存器单元还包括栅极驱动信号输出端、上拉节点控制电路、下拉节点控制电路、输出电路和输出复位电路；所述输出复位电路分别与下拉节点、所述栅极驱动信号输出端和第一电压端连接，用于在所述下拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述第一电压端连通；所述上拉节点控制电路分别与输入端、起始复位端、上拉节点、下拉节点、上拉复位端和第二电压端连接，用于在输入信号、起始复位信号、所述下拉节点的电位和上拉复位信号的控制下，控制所述上拉节点的电位；所述输入端用于输入所述输入信号，所述起始复位端用于输入所述起始复位信号，所述上拉复位端用于输入所述上拉复位信号；所述下拉节点控制电路分别与第一电源电压端、所述上拉节点、所述下拉节点和所述第二电压端连接，用于在所述上拉节点的电位的控制下，控制所述下拉节点的电位；所述输出电路分别与所述上拉节点、所述栅极驱动信号输出端和时钟信号输入端连接，用于在所述上拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述时钟信号输入端连通；所述关机残影消除电路中的放电控制端包括所述第一电压端，所述关机残影消除电路中的放电电压端包括所述第一电源电压端或所述时钟信号输入端。实施时，所述下拉节点控制电路包括第一下拉控制子电路和第二下拉控制子电路，所述第一电源电压端包括第二电源电压端和第三电源电压端；所述下拉节点包括第一下拉节点和第二下拉节点；所述第一下拉控制子电路分别与所述第一下拉节点、所述上拉节点、所述第二电源电压端和所述第二电压端连接，用于在所述上拉节点的电位的控制下，控制所述第一下拉节点的电位；所述第二下拉控制子电路分别与所述第二下拉节点、所述上拉节点、所述第三电源电压端和所述第二电压端连接，用于在所述上拉节点的电位的控制下，控制所述第二下拉节点的电位。实施时，所述第一下拉控制子电路包括第一下拉控制晶体管、第二下拉控制晶体管、第三下拉控制晶体管和第四下拉控制晶体管；所述第一下拉控制晶体管的控制极和所述第一下拉控制晶体管的第一极都与所述第二电源电压端连接；所述第二下拉控制晶体管的控制极与所述上拉节点连接，所述第二下拉控制晶体管的第一极与所述第二电压端连接，所述第二下拉控制晶体管的第二极与所述第一下拉控制晶体管的第二极连接；所述第三下拉控制晶体管的控制极与所述第一下拉控制晶体管的第二极连接，所述第三下拉控制晶体管的第一极与所述第二电源电压端连接；所述第四下拉控制晶体管的控制极与所述上拉节点连接，所述第四下拉控制晶体管的第一极与所述第三下拉控制晶体管的第二极连接，所述第四下拉控制晶体管的第二极与所述第二电压端连接。实施时，所述第二下拉控制子电路包括第五下拉控制晶体管、第六下拉控制晶体管、第七下拉控制晶体管和第八下拉控制晶体管；所述第五下拉控制晶体管的控制极和所述第五下拉控制晶体管的第一极都与所述第三电源电压端连接；所述第六下拉控制晶体管的控制极与所述上拉节点连接，所述第六下拉控制晶体管的第一极与所述第二电压端连接，所述第六下拉控制晶体管的第二极与所述第五下拉控制晶体管的第二极连接；所述第七下拉控制晶体管的控制极与所述第五下拉控制晶体管的第二极连接，所述第七下拉控制晶体管的第一极与所述第三电源电压端连接；所述第八下拉控制晶体管的控制极与所述上拉节点连接，所述第八下拉控制晶体管的第一极与所述第七下拉控制晶体管的第二极连接，所述第八下拉控制晶体管的第二极与所述第二电压端连接。实施时，所述输出复位电路包括第一输出复位晶体管和第二输出复位晶体管；所述第一输出复位晶体管的控制极与所述第一下拉节点连接，所述第一输出复位晶体管的第一极与所述栅极驱动信号输出端连接，所述第一输出复位晶体管的第二极与所述第一电压端连接；所述第二输出复位晶体管的控制极与所述第二下拉节点连接，所述第二输出复位晶体管的第一极与所述第一电压端连接，所述第二输出复位晶体管的第二极与所述栅极驱动信号输出端连接。实施时，所述输出电路包括输出晶体管和存储电容；所述输出晶体管的控制极与所述上拉节点连接，所述输出晶体管的第一极与所述时钟信号输入端连接，所述输出晶体管的第二极与所述栅极驱动信号输出端连接；所述存储电容的第一端与所述上拉节点连接，所述存储电容的第二端与所述栅极驱动信号输出端连接。实施时，所述上拉节点控制电路包括第一上拉控制晶体管、第二上拉控制晶体管、第三上拉控制晶体管、第四上拉控制晶体管和第五上拉控制晶体管；所述第一上拉控制晶体管的控制极和所述第一上拉控制晶体管的第一极与所述输入端连接，所述第一上拉控制晶体管的第二极与所述上拉节点连接；所述第二上拉控制晶体管的控制极与所述起始复位端连接，所述第二上拉控制晶体管的第一极与所述上拉节点连接，所述第二上拉控制晶体管的第二极与所述第二电压端连接；所述第三上拉控制晶体管的控制极与所述第一下拉节点连接本文档来自技高网...

【技术保护点】
1.一种关机残影消除电路，应用于移位寄存器单元，所述移位寄存器单元包括栅极驱动信号输出端，其特征在于，所述关机残影消除电路包括放电控制端、关机放电电路和放电电压端；所述关机放电电路用于在所述放电控制端输入的信号的控制下，在显示时间段控制所述栅极驱动信号输出端与所述放电电压端之间断开，并在关机时间段控制所述栅极驱动信号输出端与所述放电电压端之间连通；所述放电电压端用于在关机时间段输出放电电压。

【技术特征摘要】
1.一种关机残影消除电路，应用于移位寄存器单元，所述移位寄存器单元包括栅极驱动信号输出端，其特征在于，所述关机残影消除电路包括放电控制端、关机放电电路和放电电压端；所述关机放电电路用于在所述放电控制端输入的信号的控制下，在显示时间段控制所述栅极驱动信号输出端与所述放电电压端之间断开，并在关机时间段控制所述栅极驱动信号输出端与所述放电电压端之间连通；所述放电电压端用于在关机时间段输出放电电压。2.如权利要求1所述的关机残影消除电路，其特征在于，与所述栅极驱动信号输出端连接的像素电路包括的薄膜晶体管为n型晶体管，所述放电电压的电压值为正；或者，所述薄膜晶体管为p型晶体管，所述放电电压的电压值为负。3.如权利要求1所述的关机残影消除电路，其特征在于，所述放电电压的绝对值大于或等于22V。4.如权利要求1至3中任一权利要求所述的关机残影消除电路，其特征在于，所述关机放电电路包括放电晶体管；所述放电晶体管的栅极与所述放电控制端连接，所述放电晶体管的第一极与所述放电电压端连接，所述放电晶体管的第二极与所述栅极驱动信号输出端连接。5.如权利要求1至3中任一权利要求所述的关机残影消除电路，其特征在于，所述放电电压端包括第一放电电压端和第二放电电压端；所述关机放电电路包括第一放电晶体管和第二放电晶体管；所述第一放电晶体管的控制极与所述放电控制端连接，所述第一放电晶体管的第一极与所述第一放电电压端连接，所述第一放电晶体管的第二极与所述栅极驱动信号输出端连接；所述第二放电晶体管的控制极与所述放电控制端连接，所述第二放电晶体管的第一极与所述栅极驱动信号输出端连接，所述第二放电晶体管的第二极与所述第二放电电压端连接。6.如权利要求1至3中任一权利要求所述的关机残影消除电路，其特征在于，所述放电电压端包括时钟信号输入端；所述关机放电电路包括放电晶体管；所述放电晶体管的控制极与所述放电控制端连接，所述放电晶体管的第一极与所述时钟信号输入端连接，所述放电晶体管的第二极与所述栅极驱动信号输出端连接。7.一种移位寄存器单元，其特征在于，包括如权利要求1至6中任一权利要求所述的关机残影消除电路。8.如权利要求7所述的移位寄存器单元，其特征在于，还包括栅极驱动信号输出端、上拉节点控制电路、下拉节点控制电路、输出电路和输出复位电路；所述输出复位电路分别与下拉节点、所述栅极驱动信号输出端和第一电压端连接，用于在所述下拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述第一电压端连通；所述上拉节点控制电路分别与输入端、起始复位端、上拉节点、下拉节点、上拉复位端和第二电压端连接，用于在输入信号、起始复位信号、所述下拉节点的电位和上拉复位信号的控制下，控制所述上拉节点的电位；所述输入端用于输入所述输入信号，所述起始复位端用于输入所述起始复位信号，所述上拉复位端用于输入所述上拉复位信号；所述下拉节点控制电路分别与第一电源电压端、所述上拉节点、所述下拉节点和所述第二电压端连接，用于在所述上拉节点的电位的控制下，控制所述下拉节点的电位；所述输出电路分别与所述上拉节点、所述栅极驱动信号输出端和时钟信号输入端连接，用于在所述上拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述时钟信号输入端连通；所述关机残影消除电路中的放电控制端包括所述第一电压端，所述关机残影消除电路中的放电电压端包括所述第一电源电压端或所述时钟信号输入端。9.如权利要求8所述的移位寄存器单元，其特征在于，所述下拉节点控制电路包括第一下拉控制子电路和第二下拉控制子电路，所述第一电源电压端包括第二电源电压端和第三电源电压端；所述下拉节点包括第一下拉节点和第二下拉节点；所述第一下拉控制子电路分别与所述第一下拉节点、所述上拉节点、所述第二电源电压端和所述第二电压端连接，用于在所述上拉节点的电位的控制下，控制所述第一下拉节点的电位；所述第二下拉控制子电路分别与所述第二下拉节点、所述上拉节点、所述第三电源电压端和所述第二电压端连接，用于在所述上拉节点的电位的控制下，控制所述第二下拉节点的电位。10.如权利要求9所述的移位寄存器单元，其特征在于，所述第一下拉控制子电路包括第一下拉控制晶体管、第二下拉控制晶体管、第三下拉控制晶体管和第四下拉控制晶体管；所述第一下拉控制晶体管的控制极和所述第一下拉控制晶体管的第一极都与所述第二电源电压端连接；所述第二下拉控制晶体管的控制极与所述上拉节点连接，所述第二下拉控制晶体管的第一极与所述第二电压端连接，所述第二下拉控制晶体管的第二极与所述第一下...

【专利技术属性】
技术研发人员：胡胜华，聂春扬，戴珂，杨昆，李瑞莲，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34