驱动电路、显示面板及显示装置制造方法及图纸

本发明专利技术公开了一种驱动电路、显示面板及显示装置。驱动电路包括多个级联的移位寄存器，移位寄存器包括上拉控制单元、下拉控制单元、上拉输出单元、下拉输出单元和移位寄存器输出端，上拉控制单元与上拉输出单元电连接，向移位寄存器输出端输出第二信号；下拉控制单元与下拉输出单元电连接，向移位寄存器输出端输出第三信号，下拉控制单元的控制端输入第二时钟信号，下拉控制单元的第一端连接到下拉控制单元的控制；在工作阶段，上拉输出单元的控制端接收有效电平；在复位阶段，下拉输出单元的控制端接收有效电平，第二时钟信号仅在复位阶段提供有效电平。本发明专利技术能够保证电路稳定性，避免显示面板乱显。

Driving Circuit, Display Panel and Display Device

The invention discloses a driving circuit, a display panel and a display device. The driving circuit consists of several cascaded shift registers, which include the pull-up control unit, the pull-down control unit, the pull-up output unit, the pull-down output unit and the output terminal of the shift register. The pull-up control unit is electrically connected with the pull-up output unit and outputs the second signal to the output terminal of the shift register. The pull-down control unit is electrically connected with the pull-down output unit and is electrically connected to the shift register. The output end of the device outputs the third signal, the control end of the pull-down control unit inputs the second clock signal, and the first end of the pull-down control unit connects to the control of the pull-down control unit; in the working stage, the control end of the pull-up output unit receives the effective level; in the reset stage, the control end of the pull-down output unit receives the effective level, and the second clock signal only provides the effective power in the reset stage. Ping. The invention can ensure the stability of the circuit and avoid disorderly display of the display panel.

【技术实现步骤摘要】
驱动电路、显示面板及显示装置
本专利技术涉及显示
，更具体地，涉及一种驱动电路、显示面板及显示装置。
技术介绍
现有的显示装置技术中，显示面板主要分为液晶显示面板和有机自发光显示面板两种主流的技术。其中，液晶显示面板通过在像素电极和公共电极上施加电压，形成能够控制液晶分子偏转的电场，进而控制光线的透过实现显示面板的显示功能；有机自发光显示面板采用有机电致发光材料，当有电流通过有机电致发光材料时，发光材料就会发光，进而实现了显示面板的显示功能。显示面板中驱动电路是实现显示面板像素驱动重要电路，现有的驱动电路中通常包括多个控制端和信号输入端，通过对各个控制端和信号输入端输入信号的时序进行控制，保证驱动电路的输出端在相应的时间段输出相应的信号。以扫描驱动电路为例，在一帧画面的扫描过程中，在一个移位寄存器中需要保证移位寄存器的输出端在某一个时间段(t1′)内输出有效电平信号，而在其他时间段(t2′)内都输出无效电平信号，而如果在t1′输出了无效电平信号，将导致显示面板出现乱显。因此，提供一种电路稳定性好的驱动电路、显示面板及显示装置，避免显示面板出现乱显现象时本领域亟待解决的问题。
技术实现思路
有鉴于此，本专利技术提供了一种驱动电路、显示面板及显示装置，解决了提高电路稳定性，免显示面板出现乱显的问题。第一方面，本专利技术提供一种驱动电路，包括多个级联的移位寄存器，移位寄存器包括上拉控制单元、下拉控制单元、上拉输出单元、下拉输出单元和移位寄存器输出端，其中，上拉控制单元，与上拉输出单元电连接，上拉控制单元的控制端输入第一时钟信号，上拉控制单元的第一端输入第一信号，上拉控制单元的第二端电连接上拉输出单元的控制端；下拉控制单元，与下拉输出单元电连接，下拉控制单元的控制端输入第二时钟信号，下拉控制单元的第一端连接到下拉控制单元的控制端，下拉控制单元的第二端电连接下拉输出单元的控制端；上拉输出单元的第一端输入第二信号，上拉输出单元的第二端连接到移位寄存器输出端，上拉输出单元的控制端接收有效电平后，向移位寄存器输出端输出第二信号；下拉输出单元的第一端输入第三信号，下拉输出单元的第二端连接到移位寄存器输出端，下拉输出单元的控制端接收有效电平后，向移位寄存器输出端输出第三信号；在工作阶段，上拉输出单元的控制端接收有效电平；在复位阶段，下拉输出单元的控制端接收有效电平，第二时钟信号仅在复位阶段提供有效电平。第二方面，本专利技术提供一种显示面板，包括本专利技术提出的任意一种驱动电路；显示面板包括多条扫描线，移位寄存器输出端电连接扫描线；显示面板还包括第一时钟信号线、第二时钟信号线、第二信号线和第三信号线，第一时钟信号线提供第一时钟信号，第二时钟信号线提供第二时钟信号，第二信号线提供第二信号，第三信号线提供第三信号；在各级移位寄存器中，上拉控制单元的控制端连接到第一时钟信号线，下拉控制单元的控制端连接到第二时钟信号线，上拉输出单元的第一端连接到第二信号线，下拉输出单元的第一端连接到第二信号线。第三方面，本专利技术提供一种显示装置，包括本专利技术提出的任意一种显示面板。与现有技术相比，本专利技术提供的驱动电路、显示面板及显示装置，至少实现了如下的有益效果：本专利技术在移位寄存器中，将下拉控制单元的输入端连接到下拉控制单元的控制端，下拉控制单元的控制端输入的第二时钟信号仅在复位阶段提供有效电平，则下拉控制单元的输入端也仅在复位阶段才能够输入有效电平信号，能够有效避免下拉控制单元提前开启导致，导致下拉控制单元向下拉输出单元的控制端输出有效电平，从而避免显示面板乱显，保证驱动电路稳定性。本专利技术相当于仅改变了下拉控制单元的输入端的在电路中的连接方式，应用本专利技术实施方式提供的驱动电路时，移位寄存器中其他单元的信号输入端的信号输入时序均不需要做改变，本专利技术的设计简单，易实施。当然，实施本专利技术的任一产品必不特定需要同时达到以上所述的所有技术效果。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明被结合在说明书中并构成说明书的一部分的附图示出了本专利技术的实施例，并且连同其说明一起用于解释本专利技术的原理。图1为相关技术中一种移位寄存器的结构图；图2为本专利技术实施例提供的驱动电路结构示意图；图3为本专利技术实施例提供的驱动电路中移位寄存器结构示意图；图4为本专利技术实施例提供的驱动电路中移位寄存器的一种时序图；图5为本专利技术实施例提供的驱动电路中移位寄存器的一种可选实施方式示意图；图6为本专利技术实施例提供的驱动电路中移位寄存器的另一种可选实施方式示意图；图7为本专利技术实施例提供的驱动电路中移位寄存器的另一种可选实施方式示意图；图8为本专利技术实施例提供的驱动电路中移位寄存器的另一种可选实施方式示意图；图9为本专利技术实施例提供的驱动电路中移位寄存器的另一种可选实施方式示意图；图10为本专利技术实施例提供的驱动电路中移位寄存器的另一种可选实施方式示意图；图11为本专利技术实施例提供的驱动电路中移位寄存器的另一种可选实施方式示意图；图12为本专利技术实施例提供的驱动电路中移位寄存器的另一种可选实施方式示意图；图13为图12提供的电路的一种可选实施方式时序图；图14为本专利技术实施例提供的显示面板一种可选实施方式示意图；图15为本专利技术实施例提供的显示装置示意图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。现有的驱动电路中包括多个级联的移位寄存器，驱动信号从第1级移位寄存器传递到最后一级移位寄存器，即实现显示面板一帧画面的扫描。图1为相关技术中一种移位寄存器的结构图，如图1所示，各级移位寄存器均包括上拉控制单元11′、下拉控制单元22′、上拉输出单元33′、下拉输出单元44′和输出端OUT′，上拉控制单元11′的控制端输入第一时钟信号CK1′，上拉控制单元11′的输入端输入第一信号S1′，上拉控制单元11′用于控制上拉输出单元33′对输出端OUT′的电平的上拉；下拉控制单元22′的控制端输入第二时钟信号CK2′，下拉控制单元22′的输入端输入第二信号S2′，下拉控制单元22′用于控制下拉输出单元44′对输出端OUT′的电平的下拉。在一帧画面的扫描时间内，每一级移位寄存器的工作通常包括三个时间段，在第一时间段内，上拉控制单元11′向上拉输出单元33′输出有效电平信号，上拉输出单元33′开始对输出端OUT′的电平的上拉；在第二时间段，为有效信号输出阶段，上拉输出单元33′对输出端OUT′的电平上拉后，输出端OUT′在此阶段输出有效电平信号；在第三时间段，为复位阶段，下拉控制单元22′本文档来自技高网...

【技术保护点】
1.一种驱动电路，其特征在于，包括多个级联的移位寄存器，所述移位寄存器包括上拉控制单元、下拉控制单元、上拉输出单元、下拉输出单元和移位寄存器输出端，其中，所述上拉控制单元，与所述上拉输出单元电连接，所述上拉控制单元的控制端输入第一时钟信号，所述上拉控制单元的第一端输入第一信号，所述上拉控制单元的第二端电连接所述上拉输出单元的控制端；所述下拉控制单元，与所述下拉输出单元电连接，所述下拉控制单元的控制端输入第二时钟信号，所述下拉控制单元的第一端连接到所述下拉控制单元的控制端，所述下拉控制单元的第二端电连接所述下拉输出单元的控制端；所述上拉输出单元的第一端输入第二信号，所述上拉输出单元的第二端连接到所述移位寄存器输出端，所述上拉输出单元的控制端接收有效电平后，向所述移位寄存器输出端输出所述第二信号；所述下拉输出单元的第一端输入第三信号，所述下拉输出单元的第二端连接到所述移位寄存器输出端，所述下拉输出单元的控制端接收有效电平后，向所述移位寄存器输出端输出所述第三信号；在工作阶段，所述上拉输出单元的控制端接收有效电平；在复位阶段，所述下拉输出单元的控制端接收有效电平，所述第二时钟信号仅在复位阶段提供有效电平。...

【技术特征摘要】
1.一种驱动电路，其特征在于，包括多个级联的移位寄存器，所述移位寄存器包括上拉控制单元、下拉控制单元、上拉输出单元、下拉输出单元和移位寄存器输出端，其中，所述上拉控制单元，与所述上拉输出单元电连接，所述上拉控制单元的控制端输入第一时钟信号，所述上拉控制单元的第一端输入第一信号，所述上拉控制单元的第二端电连接所述上拉输出单元的控制端；所述下拉控制单元，与所述下拉输出单元电连接，所述下拉控制单元的控制端输入第二时钟信号，所述下拉控制单元的第一端连接到所述下拉控制单元的控制端，所述下拉控制单元的第二端电连接所述下拉输出单元的控制端；所述上拉输出单元的第一端输入第二信号，所述上拉输出单元的第二端连接到所述移位寄存器输出端，所述上拉输出单元的控制端接收有效电平后，向所述移位寄存器输出端输出所述第二信号；所述下拉输出单元的第一端输入第三信号，所述下拉输出单元的第二端连接到所述移位寄存器输出端，所述下拉输出单元的控制端接收有效电平后，向所述移位寄存器输出端输出所述第三信号；在工作阶段，所述上拉输出单元的控制端接收有效电平；在复位阶段，所述下拉输出单元的控制端接收有效电平，所述第二时钟信号仅在复位阶段提供有效电平。2.根据权利要求1所述的驱动电路，其特征在于，所述下拉控制单元包括第一晶体管，所述第一晶体管的栅极输入所述第二时钟信号，所述第一晶体管的第一端连接到所述第一晶体管的栅极，所述第一晶体管的第二端连接所述下拉输出单元的控制端；在复位阶段，所述第二时钟信号控制所述第一晶体管导通，同时向所述第一晶体管的第一端输入所述第二时钟信号。3.根据权利要求1所述的驱动电路，其特征在于，所述上拉输出单元包括第二晶体管和第一电容，其中，所述第二晶体管的栅极为所述上拉输出单元的控制端，所述第二晶体管的第一端输入所述第二信号，所述第二晶体管的第二端为所述上拉输出单元的第二端，所述第一电容的第一极连接所述第二晶体管的栅极，所述第一电容的第二极连接所述第二晶体管的第二端；所述下拉输出单元包括第三晶体管和第二电容，其中，所述第三晶体管的栅极为所述下拉输出单元的控制端，所述第三晶体管的第一端输入所述第三信号，所述第三晶体管的第二端为所述下拉输出单元的第二端，所述第二电容的第一极连接所述第三晶体管的栅极，所述第二电容的第二极连接所述第三晶体管的第一端。4.根据权利要求1所述的驱动电路，其特征在于，所述上拉控制单元包括第四晶体管，所述第四晶体管的栅极输入所述第一时钟信号，所述第四晶体管的第一端输入所述第一信号，所述第四晶体管的第二端连接所述上拉输出单元的控制端。5.根据权利要求1所述的驱动电路，其特征在于，所述移位寄存器还包括：第一节点电位控制单元和第二节点电位控制单元，所述第一节点...

【专利技术属性】
技术研发人员：邬可荣，黄婉铭，沈亚华，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：福建,35