存储器器件和存储器器件的操作方法技术

一种存储器器件，包括：包括存储器单元的存储器单元阵列，通过字线连接到存储器单元阵列的行解码器，通过位线和源极线连接到存储器单元阵列的列解码器，将写入电压传递到某一位线的写入驱动器，位线由列解码器在写入操作中通过使用栅极电压从位线当中选择，以及生成栅极电压的控制逻辑。栅极电压高于写入电压。

Operating Methods of Memory Devices and Memory Devices

A memory device includes a memory unit array including a memory unit, a line decoder connected to the memory unit array by a word line, a column decoder connected to the memory unit array by a bit line and a source line, and a write driver that transmits the write voltage to a bit line. The bit line is transmitted by the column decoder from the bit line in the write operation by using the gate voltage. Selection and control logic for generating gate voltage. The gate voltage is higher than the write voltage.

【技术实现步骤摘要】
存储器器件和存储器器件的操作方法相关申请的交叉引用本申请要求在韩国知识产权局于2017年6月26日提交的韩国专利申请No.10-2017-0080526和于2018年2月7日提交的韩国专利申请No.10-2018-0015247的优先权，其公开内容通过引用整体并入本文。
本文所描述的本专利技术构思的实施例涉及半导体器件，并且更具体地涉及存储器器件和存储器器件的操作方法。
技术介绍
存储器器件可以包括存储器单元并且可以将数据存储在存储器单元中。为了保留存储在存储器单元中的数据而需要电力的存储器器件被称为“易失性存储器器件”。为了保留存储在存储器单元中的数据而不需要电力的存储器器件被称为“非易失性存储器器件”。在存储器单元中存储数据的操作被称为“写入操作”。为了执行写入操作，存储器器件可以将写入电压或写入电流应用于存储器单元。通常，生成写入电压或写入电流的存储器器件的部分占据存储器器件的面积的大部分并且消耗了大量的功率。当在存储器器件中将写入电压或写入电流调节或恢复到目标值的速度变得更高时，可以进一步确保写入操作的速度和稳定性。因此，对于存储器器件占据减小的面积、减小功耗以及当生成写入电压或写入电流时快速地调节和恢复电压，存在一贯的需求。而且，因为存储器器件被设计为适合于低功率，所以存储器器件的电源电压正在降低。可能必须确保给定电平的写入电压或写入电流以对存储器单元执行写入操作。因此，即使电源电压降低，对于能够确保必要电平的写入电压或写入电流的存储器器件也存在一贯的需求。
技术实现思路
本专利技术构思的实施例提供了一种存储器器件以及该存储器器件的操作方法，该存储器器件通过使用减小的面积和功率来生成具有改进的调节和恢复速度的写入电压。本专利技术构思的实施例还提供了一种存储器器件和该存储器器件的操作方法，该存储器器件解决电压净空问题，并且确保更高的写入电压。根据一些实施例，存储器器件包括：包括多个存储器单元的存储器单元阵列，通过多个字线连接到存储器单元阵列的行解码器，通过多个位线和多个源极线连接到存储器单元阵列的列解码器，将写入电压传递到多个位线中的某一位线的写入驱动器，并且该位线由列解码器在写入操作中通过使用栅极电压从多个位线当中选择，以及生成栅极电压的控制逻辑。栅极电压高于写入电压。根据一些实施例，存储器器件包括：包括多个存储器单元的存储器单元阵列，通过多个字线连接到存储器单元阵列的行解码器，通过多个位线和/或多个源极线连接到存储器单元阵列的列解码器，将写入电压传递到多个位线中的某一位线的写入驱动器，该位线由列解码器在写入操作中通过使用栅极电压从位线当中选择，以及生成栅极电压的控制逻辑。控制逻辑包括：连接在比较节点和接地节点之间的参考电阻元件，连接到比较节点并且响应于第一和第二使能信号而操作的传输门，连接在功率节点和传输门之间并且响应于栅极电压而操作的栅极晶体管，将参考电压和比较节点的比较电压进行比较并且取决于比较的结果来输出第三使能信号的比较器，以及响应于第三使能信号生成栅极电压的电荷泵。根据一些实施例，一种包括存储器单元的存储器器件的操作方法包括：调节参考电压，将参考电阻元件的电阻值从第一电阻值调节到第二电阻值，将电荷泵的容量从第一容量调节到第二容量，将由具有第二电阻值的参考电阻元件生成的比较电压与参考电压进行比较，基于比较的结果激活或非激活(deactivate)具有第二容量的电荷泵以便将栅极电压从第一栅极电压调节到第二栅极电压，以及取决于第二栅极电压向存储器单元中的一个或多个供应写入电压。附图说明通过参考附图详细描述本专利技术构思的示例实施例，其上述和其它目的以及特征将变得显而易见。图1示出了根据本专利技术构思的一些实施例的存储器器件。图2示出了根据本专利技术构思的一些实施例的存储器单元阵列的存储器单元的示例。图3示出了根据本专利技术构思的一些实施例的存储器单元中的一个的示例。图4示出了根据本专利技术构思的一些实施例的电压生成器。图5示出了根据本专利技术构思的一些实施例的写入驱动器的示例。图6示出了根据本专利技术构思的一些实施例的参考电压生成器的示例。图7是示出根据本专利技术构思的一些实施例的存储器器件的操作方法的流程图。图8示出了根据本专利技术构思的一些实施例的进一步包括辅助块的电压生成器的示例。图9示出了根据本专利技术构思的一些实施例的辅助块的示例。图10示出了根据本专利技术构思的一些实施例的当第一使能信号和第二使能信号被非激活时的辅助块的状态。图11示出了根据本专利技术构思的一些实施例的当第一使能信号和第二使能信号被非激活时的辅助块的状态。图12示出了根据本专利技术构思的一些实施例的进一步包括开关的电压生成器的示例。图13示出了根据本专利技术构思的一些实施例的图12的开关的示例。具体实施方式应该注意的是，针对一个实施例所描述的本专利技术构思的各方面可以并入不同的实施例中，尽管相对于此没有具体描述。也就是说，所有实施例和/或任何实施例的特征可以以任何方式和/或组合来组合。本专利技术构思的这些和其它目的和/或方面在下面阐述的说明书中详细解释。下面，可以详细且清楚地描述本专利技术构思的实施例，以使得本领域普通技术人员轻易地实施本专利技术构思。图1示出了根据本专利技术构思的实施例的存储器器件100。存储器器件100可以包括易失性存储器器件，诸如动态随机存取存储器(dynamicrandomaccessmemory，DRAM)器件、静态RAM(staticRAM，SRAM)器件等。存储器器件100可以包括非易失性存储器器件，诸如闪存器件、磁性RAM(magneticRAM，MRAM)器件、相变RAM(phase-changeRAM，PRAM)器件、铁电RAM(ferroelectricRAM，FRAM)器件和/或电阻性RAM(resistiveRAM，RRAM)器件。下面，假定存储器器件100是MRAM器件。然而，本专利技术构思不限于MRAM器件。本专利技术构思可以应用于各种存储器器件，诸如易失性存储器器件或任何其它非易失性存储器器件。参考图1，存储器器件100可以包括存储器单元阵列110、行解码器120、列解码器130、写入和读出块140、数据缓冲器150和控制逻辑160。存储器单元阵列110包括存储器单元MC。存储器单元MC连接到源极线SL1到SLn(n是正整数)、位线BL1到BLn以及字线WL1到WLm(m是正整数)。存储器单元MC可以按行和列来排列。存储器单元MC的行可以分别地连接到字线WL1到WLm。存储器单元MC的列可以分别地连接到源极线SL1到SLn和位线BL1到BLn。行解码器120可以在控制逻辑160的控制下控制字线WL1到WLm的电压。例如，行解码器120可以将用于读取或写入的选择电压应用于所选字线，并且可以将用于读取或写入禁止的非选择电压(或多个非选择电压)应用于未选字线。列解码器130连接到源极线SL1到SLn和位线BL1到BLn。列解码器130与写入和读出块140连接。在控制逻辑160的控制下，列解码器130可以将写入和读出块140与从源极线SL1到SLn选择的一个或多个源极线以及从位线BL1到BLn选择的一个或多个位线电连接。在控制逻辑160的控制下，列解码器130可以将偏置电压应用于源极线SL1到SLn中的未选源极线和位线BL1到BLn中的未选位线。偏置电本文档来自技高网...

【技术保护点】
1.一种存储器器件，包括：存储器单元阵列，包括多个存储器单元；行解码器，通过多个字线连接到所述存储器单元阵列；列解码器，通过多个位线和多个源极线连接到所述存储器单元阵列；写入驱动器，被配置为将写入电压传递到多个位线中的某一位线，其中所述位线由所述列解码器在写入操作中通过使用栅极电压从所述多个位线当中选择；以及控制逻辑，被配置为生成所述栅极电压，其中，所述栅极电压高于所述写入电压。

【技术特征摘要】
2017.06.26 KR 10-2017-0080526;2018.02.07 KR 10-2011.一种存储器器件，包括：存储器单元阵列，包括多个存储器单元；行解码器，通过多个字线连接到所述存储器单元阵列；列解码器，通过多个位线和多个源极线连接到所述存储器单元阵列；写入驱动器，被配置为将写入电压传递到多个位线中的某一位线，其中所述位线由所述列解码器在写入操作中通过使用栅极电压从所述多个位线当中选择；以及控制逻辑，被配置为生成所述栅极电压，其中，所述栅极电压高于所述写入电压。2.根据权利要求1所述的存储器器件，其中所述控制逻辑包括：电荷泵，被配置为生成所述栅极电压；和控制器，被配置为调节所述电荷泵的容量。3.根据权利要求2所述的存储器器件，其中所述电荷泵包括第一电荷泵、第二电荷泵和第三电荷泵，并且其中所述控制逻辑进一步包括：时钟生成器，被配置为生成分别供应给第一电荷泵、第二电荷泵和第三电荷泵的第一时钟信号、第二时钟信号和第三时钟信号。4.根据权利要求3所述的存储器器件，其中，在时钟生成器被激活的同时，第一时钟信号被连续地供应给第一电荷泵，并且其中所述控制逻辑进一步包括：第一泵晶体管和第二泵晶体管，被配置为在所述控制器的控制下将第二时钟信号和第三时钟信号分别传递到第二电荷泵和第三电荷泵或分别阻挡第二时钟信号和第三时钟信号到第二电荷泵和第三电荷泵。5.根据权利要求1所述的存储器器件，其中所述控制逻辑包括：栅极晶体管，被配置为响应于所述栅极电压来传递电源电压；传输门，并联地连接在栅极晶体管和比较节点之间，并且被配置为分别响应于第一和第二使能信号而操作；以及参考电阻元件，连接在比较节点和接地节点之间。6.根据权利要求5所述的存储器器件，其中多个存储器单元中的存储器单元具有第一状态和第二状态，所述第一状态具有第一电阻值，所述第二状态具有第二电阻值，并且其中所述控制逻辑进一步包括：控制器，被配置为将参考电阻元件的电阻值调节到第一电阻值。7.根据权利要求6所述的存储器器件，其中参考电阻元件包括第一电阻器、第二电阻器和第三电阻器，其中第一电阻器连接在比较节点和接地节点之间，并且其中控制逻辑进一步包括：第一电阻晶体管和第二电阻晶体管，被配置为在所述控制器的控制下将第二电阻器和第三电阻器与接地节点电连接或电隔离。8.根据权利要求5所述的存储器器件，其中所述控制逻辑进一步包括：参考电压生成器，被配置为生成参考电压；比较器，被配置为将比较节点的比较电压和参考电压进行比较，并且被配置为基于比较的结果来输出使能信号；以及电荷泵，被配置为生成所述栅极电压，所述电荷泵响应于所述使能信号而被激活或非激活。9.根据权利要求8所述的存储器器件，其中所述控制逻辑进一步包括：时钟生成器，被配置为响应于所述使能信号...

【专利技术属性】
技术研发人员：A安东扬，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR