具有堆叠芯片的封装体制造技术

本实用新型专利技术提供一种具有堆叠芯片的封装体，所述方法包括如下步骤：提供一引线框架；在所述引线框架上放置第一层芯片；提供一导电片阵列，所述导电片阵列包括多个导电片；切割所述导电片阵列，使至少一个导电片独立；将至少一个导电片设置在所述第一层芯片上。本实用新型专利技术优点在于，避免了现有的导电片阵列框架布局上的空间浪费，可有效提高导电片阵列框架的密度，进而降低导电片阵列框架的成本；导电片的形状及尺寸设计不再被冲切制程能力所限制，设计更灵活，能满足更多需求；不需要传统的冲具制作需求，进行切割刀即可完成，节省了冲具方面的投资，且导电片阵列框架制作速度较快，能充分满足快速消费电子设计研发快速响应的要求。

【技术实现步骤摘要】
具有堆叠芯片的封装体
本技术涉及半导体封装领域，尤其涉及一种具有堆叠芯片的封装体。
技术介绍
QFN/DFN产品通常会存在采用堆叠芯片进行封装的情况，上下芯片之间会采用导电片进行连接。图1是现有的一种采用双芯片堆叠进行封装的封装体。请参阅图1，塑封引线框架及芯片等结构的塑封体14采用虚线示意性绘示，在该封装体中，在引线框架10上设置有四个第一层芯片11，在第一层芯片11上设置有多个导电片12，一第二层芯片13设置在所述导电片12的上表面，进而通过导电片12将第一层芯片11及第二层芯片13连通。在该种类型的封装体中，通常会需要使用很多导电片(clip)，而且，对于小型化的封装体，其要求导电片尺寸很小。图2是现有的导电片阵列的结构示意图，其中采用虚线框A示意性地圈示出一个封装体对应的导电片单元，在图2中示意性地绘示两个导电片单元。在将导电片20焊接在第一层芯片的步骤中，采用冲具直接冲压所述导电片阵列，冲压完成后，通过移动工具直接移动多个导电片20，使导电片20与所述第一层芯片焊接。该种方法存在如下缺点：1、由于冲压后的导电片20被直接移动至第一层芯片上进行焊接，因此，导电片20的排布需要本文档来自技高网...

【技术保护点】
1.一种具有堆叠芯片的封装体，其特征在于，所述封装体包括一引线框架、第一层芯片及至少一个导电片，所述第一层芯片设置在所述引线框架上，所述导电片设置在所述第一层芯片上，所述导电片的下表面与所述第一层芯片连接，所述导电片与所述下表面垂直的侧壁的表面平整。

【技术特征摘要】
1.一种具有堆叠芯片的封装体，其特征在于，所述封装体包括一引线框架、第一层芯片及至少一个导电片，所述第一层芯片设置在所述引线框架上，所述导电片设置在所述第一层芯片上，所述导电片的下表面与所述第一层芯片连接，所述导电片与所述下表面垂直的侧壁的表面平整。2.根据权...

【专利技术属性】
技术研发人员：吴畏，金剑，
申请(专利权)人：上海凯虹科技电子有限公司，
类型：新型
国别省市：上海,31