本发明专利技术涉及功率半导体技术，特别涉及一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管。本发明专利技术对传统横向绝缘栅双极型晶体的阴极区进行了改造，通过隔离氧化层分隔成第一NMOS区、第二NMOS区和传统LIGBT区。第一NMOS的漏极通过金属互联与传统LIGBT的N+源区相连，第一NMOS的栅极通过金属互联与传统LIGBT的栅极相连作为本发明专利技术器件栅极，第二NMOS的漏极及栅极同时与传统LIGBT的P+源区相连，第一NMOS的源极通过金属互联与第二NMOS的源极连接在一起作为本发明专利技术器件的阴极。在线性工作区工作时，传统LIGBT区内发生了闩锁，漂移区中充满大量的电子空穴对，电导调制强烈，因此器件导通电阻极大地减小。另外，可以通过控制第二NMOS沟道的掺杂浓度来改变器件的饱和电流值，满足实际运用的需要。
【技术实现步骤摘要】
一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管
本专利技术属于功率半导体
，具体涉及一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管。
技术介绍
绝缘栅双极型晶体管(简称IGBT)是一种由功率MOS场效应晶体管与双极型晶体管组合成的复合器件，其利用MOSFET来控制双极型晶体管的开启与关断，因此IGBT既具有双极型晶体管导通压降低、通态电流大、损耗小的优点，又具有功率MOSFET的输出阻抗高、易驱动、控制简单的优点。IGBT器件的功耗与其导通电阻密切相关，降低器件导通电阻可以降低器件导通功耗。
技术实现思路
本专利技术的目的，就是针对目前常规绝缘体上硅横向绝缘栅双极型晶体管导通电阻较大的问题，提出一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管。本专利技术的技术方案：一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管，其元胞结构包括P型衬底1、位于P型衬底上的埋氧2和在埋氧2上的N型外延层，其特征在于，在N型外延层中沿器件横向方向依次设有第一隔离氧化层6和第二隔离氧化层7，第一隔离氧化层6和第二隔离氧化层7均沿器件垂直方向贯穿N型外延层，将N型外延层沿器件横向方向分隔成第一N型外延层3、第二N型外延层4及第三N型外延层5；在第一N型外延层3上部设有第一P型阱区8，在所述第一P型阱区8上部设有一个N型MOS管，所述N型MOS管包括第一P+源区16、第一N+源区11、第一N+漏区12以及第一栅氧化层110，第一P+源区16和第一N+源区11并列位于第一P型阱区8上层一侧，第一N+漏区12位于第一P型阱区8上层另一侧，且第一N+漏区12与第一隔离氧化层6接触；第一栅氧化层110的下表面分别与部分第一N+源区11和第一N+漏区12的上表面，以及位于第一N+源区11和第一N+漏区12之间的第一P型阱区8上表面接触；所述第一P+源区16和第一N+源区11上方设有第一阴极金属130，所述第一栅氧化层110上设有第一多晶硅栅极120，所述N+漏区12上方设有第一阳极金属131；在第二N型外延层4上部设有第二P型阱区9，在所述第二P型阱区9上部设有一个N型MOS管，所述N型MOS管包括第二P+源区17、第二N+源区13、第二N+漏区14以及第二栅氧化层111，第二P+源区17、第二N+源区13并列位于第二P型阱区9上层一侧，第二N+漏区14位于第二P型阱区9上层另一侧，且第二N+漏区14与第二隔离氧化层7接触；第二栅氧化层111的下表面分别与部分第二P+源区17和第二N+源区13的上表面，以及位于第二P+源区17和第二N+源区13之间的第二P型阱区9上表面接触；所述第二P+源区17和第二N+源区13上方设有第二阴极金属132，所述第二栅氧化层111上设有第二多晶硅栅极121，所述第二N+漏极上方设有第二阳极金属133；在第三外延层5上层两侧分别设有第三P型阱区10和N型缓冲层19，且第三P型阱区10与第二隔离氧化层7接触；在所述N型缓冲层19上层远离第三P型阱区10的一侧设有第三P+漏区20，在所述第三P+漏区20上方设有第三阳极金属136；在所述第三P型阱区10上层靠近第二隔离氧化层7的一侧并列设置有第三P+源区18和第三N+源区15，且第三P+源区18与第二隔离氧化层7接触；在所述第三P+源区18上方设有第三阴极金属，在所述第三N+源区15上方设有第四阴极金属；在所述第三P型阱区10上方设有第三栅氧化层112，第三栅氧化层112的下表面与部分第三N+源区15的上表面接触，并沿第三P型阱区10的上表面延伸至第三N型外延层3上方；在所述第三栅氧化层112上设有第三多晶硅栅极122；所述第一阴极金属130与第二阴极金属132通过金属互联作为器件阴极；所述第一多晶硅栅极120与第三多晶硅栅极122通过金属互联作为器件栅极；所述第一阳极金属131通过金属互联与第四阴极金属135相连；所述第二多晶硅栅121通过金属与第二阳极金属133及第三阴极金属134相连；所述第三阳极金属136为器件阳极。本专利技术的有益效果为，本专利技术器件工作在低阳极电压时，第二NMOS未导通，导致传统LIGBT区中寄生NPN晶体管开启，器件进入闩锁状态，传统LIGBT漂移区中发生强烈电导调制；随着阳极电压的升高，第二NMOS开启，由于第二NMOS的电压钳位作用，寄生NPN晶体管关闭，使得器件退出闩锁状态，器件逐渐进入饱和状态。由于器件在线性区时，传统LIGBT区内发生了闩锁，漂移区中充满大量的电子空穴对，电导调制强烈，因此器件导通电阻极大地减小。另外，可以通过控制第二NMOS沟道的掺杂浓度来改变器件的饱和电流值，满足实际运用的需要。附图说明图1是传统绝缘体上硅横向双极型晶体管(LIGBT)的器件剖面结构图；图2是本专利技术提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的器件剖面结构图(未标序)；图3是本专利技术提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的器件剖面结构图(标序)；图4是本专利技术提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的在小阳极电压情况下寄生NPN晶体管导通后的电流路径图；图5是本专利技术提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的较大阳极电压情况下正向导通的电流路径图；图6是传统绝缘体上硅横向双极型晶体管的等效简化电路图及其正向导通状况下电流流向图；图7是本专利技术提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的等效简化电路图及其工作在闩锁状态下电流流向图；图8是本专利技术提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的等效简化电路图及其工作在饱和状态下电流流向图；图9是本专利技术LIGBT器件与传统LIGBT器件正向耐压特性曲线对比图；图10是本专利技术LIGBT器件与传统LIGBT器件正向导通I-V特性曲线对比图；图11是本专利技术LIGBT器件与传统LIGBT器件在正向导通状态下漂移区中空穴浓度分布的对比图；图12是本专利技术LIGBT器件在第二NMOS沟道不同掺杂浓度下与传统LIGBT器件的正向导通I-V特性曲线对比图；具体实施方式下面结合附图对本专利技术进行详细的描述。如图3所示，一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管，其元胞结构包括P型衬底1、位于P型衬底上的埋氧2和在埋氧2上的N型外延层，其特征在于，在N型外延层中沿器件横向方向依次设有第一隔离氧化层6和第二隔离氧化层7，第一隔离氧化层6和第二隔离氧化层7均沿器件垂直方向贯穿N型外延层，将N型外延层沿器件横向方向分隔成第一N型外延层3、第二N型外延层4及第三N型外延层5；在第一N型外延层3上部设有第一P型阱区8，在所述第一P型阱区8上部设有一个N型MOS管，所述N型MOS管包括第一P+源区16、第一N+源区11、第一N+漏区12以及第一栅氧化层110，第一P+源区16和第一N+源区11并列位于第一P型阱区8上层一侧，第一N+漏区12位于第一P型阱区8上层另一侧，且第一N+漏区12与第一隔离氧化层6接触；第一栅氧化层110的下表面分别与部分第一N+源区11和第一N+漏区12的上表面，以及位于第一N+源区11和第一N+漏区12之间的第一P型阱区8上表面接触；所述第一P+源区16和第一N+源区11上方设有第一阴极金属130，所述第一栅氧化层110上设有第一多晶硅栅极120，所述N+漏区12上方设有第本文档来自技高网...
【技术保护点】
1.一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管，其元胞结构包括P型衬底(1)、位于P型衬底上的埋氧(2)和在埋氧(2)上的N型外延层，其特征在于，在N型外延层中沿器件横向方向依次设有第一隔离氧化层(6)和第二隔离氧化层(7)，第一隔离氧化层(6)和第二隔离氧化层(7)均沿器件垂直方向贯穿N型外延层，将N型外延层沿器件横向方向分隔成第一N型外延层(3)、第二N型外延层(4)及第三N型外延层(5)；在第一N型外延层(3)上部设有第一P型阱区(8)，在所述第一P型阱区(8)上部设有一个N型MOS管，所述N型MOS管包括第一P+源区(16)、第一N+源区(11)、第一N+漏区(12)以及第一栅氧化层(110)，第一P+源区(16)和第一N+源区(11)并列位于第一P型阱区(8)上层一侧，第一N+漏区(12)位于第一P型阱区(8)上层另一侧，且第一N+漏区(12)与第一隔离氧化层(6)接触；第一栅氧化层(110)的下表面分别与部分第一N+源区(11)和第一N+漏区(12)的上表面，以及位于第一N+源区(11)和第一N+漏区(12)之间的第一P型阱区(8)上表面接触；所述第一P+源区(16)和第一N+源区(11)上方设有第一阴极金属(130)，所述第一栅氧化层(110)上设有第一多晶硅栅极(120)，所述N+漏区(12)上方设有第一阳极金属(131)；在第二N型外延层(4)上部设有第二P型阱区(9)，在所述第二P型阱区(9)上部设有一个N型MOS管，所述N型MOS管包括第二P+源区(17)、第二N+源区(13)、第二N+漏区(14)以及第二栅氧化层(111)，第二P+源区(17)、第二N+源区(13)并列位于第二P型阱区(9)上层一侧，第二N+漏区(14)位于第二P型阱区(9)上层另一侧，且第二N+漏区(14)与第二隔离氧化层(7)接触；第二栅氧化层(111)的下表面分别与部分第二P+源区(17)和第二N+源区(13)的上表面，以及位于第二P+源区(17)和第二N+源区(13)之间的第二P型阱区(9)上表面接触；所述第二P+源区(17)和第二N+源区(13)上方设有第二阴极金属(132)，所述第二栅氧化层(111)上设有第二多晶硅栅极(121)，所述第二N+漏极上方设有第二阳极金属(133)；在第三外延层(5)上层两侧分别设有第三P型阱区(10)和N型缓冲层(19)，且第三P型阱区(10)与第二隔离氧化层(7)接触；在所述N型缓冲层(19)上层远离第三P型阱区(10)的一侧设有第三P+漏区(20)，在所述第三P+漏区(20)上方设有第三阳极金属(136)；在所述第三P型阱区(10)上层靠近第二隔离氧化层(7)的一侧并列设置有第三P+源区(18)和第三N+源区(15)，且第三P+源区(18)与第二隔离氧化层(7)接触；在所述第三P+源区(18)上方设有第三阴极金属，在所述第三N+源区(15)上方设有第四阴极金属；在所述第三P型阱区(10)上方设有第三栅氧化层(112)，第三栅氧化层(112)的下表面与部分第三N+源区(15)的上表面接触，并沿第三P型阱区(10)的上表面延伸至第三N型外延层(3)上方；在所述第三栅氧化层(112)上设有第三多晶硅栅极(122)；所述第一阴极金属(130)与第二阴极金属(132)通过金属互联作为器件阴极；所述第一多晶硅栅极(120)与第三多晶硅栅极(122)通过金属互联作为器件栅极；所述第一阳极金属(131)通过金属互联与第四阴极金属(135)相连；所述第二多晶硅栅(121)通过金属与第二阳极金属(133)及第三阴极金属(134)相连；所述第三阳极金属(136)为器件阳极。...
【技术特征摘要】
1.一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管，其元胞结构包括P型衬底(1)、位于P型衬底上的埋氧(2)和在埋氧(2)上的N型外延层，其特征在于，在N型外延层中沿器件横向方向依次设有第一隔离氧化层(6)和第二隔离氧化层(7)，第一隔离氧化层(6)和第二隔离氧化层(7)均沿器件垂直方向贯穿N型外延层，将N型外延层沿器件横向方向分隔成第一N型外延层(3)、第二N型外延层(4)及第三N型外延层(5)；在第一N型外延层(3)上部设有第一P型阱区(8)，在所述第一P型阱区(8)上部设有一个N型MOS管，所述N型MOS管包括第一P+源区(16)、第一N+源区(11)、第一N+漏区(12)以及第一栅氧化层(110)，第一P+源区(16)和第一N+源区(11)并列位于第一P型阱区(8)上层一侧，第一N+漏区(12)位于第一P型阱区(8)上层另一侧，且第一N+漏区(12)与第一隔离氧化层(6)接触；第一栅氧化层(110)的下表面分别与部分第一N+源区(11)和第一N+漏区(12)的上表面，以及位于第一N+源区(11)和第一N+漏区(12)之间的第一P型阱区(8)上表面接触；所述第一P+源区(16)和第一N+源区(11)上方设有第一阴极金属(130)，所述第一栅氧化层(110)上设有第一多晶硅栅极(120)，所述N+漏区(12)上方设有第一阳极金属(131)；在第二N型外延层(4)上部设有第二P型阱区(9)，在所述第二P型阱区(9)上部设有一个N型MOS管，所述N型MOS管包括第二P+源区(17)、第二N+源区(13)、第二N+漏区(14)以及第二栅氧化层(111)，第二P+源区(17)、第二N+源区(13)并列位于第二P型阱区(9)上层一侧，第二N+漏区(14)位于第二P型阱区(9)上层另一侧，且第二N+漏区(1...
【专利技术属性】
技术研发人员：陈万军，夏云，谯彬，高吴昊，刘超，施宜军，石瑜，左慧玲，邓操，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。