一种晶体管及其制作方法技术

本发明专利技术提供一种晶体管及其制作方法，该方法包括：提供衬底和外延层；在所述外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；在所述外延层上表面形成第二沟槽；在所述第二沟槽底部及侧壁形成第二导电类型的体区；在所述第二沟槽内形成第二导电类型的深体区；在所述体区和所述深体区形成第一导电类型的源区；在所述外延层上表面形成介质层；在所述晶体管的上表面形成源极金属层，在所述晶体管下表面形成漏极金属层。本发明专利技术从优化功率器件的制作流程和改变功率器件的结构出发，通过形成精确的第二沟槽及第二沟槽形成的深体区，使得器件的开启电压更加稳定，减小体区电阻，提升了器件EAS能力。

【技术实现步骤摘要】
一种晶体管及其制作方法
本专利技术涉及半导体
，具体涉及一种新型半导体晶体管及其制作方法。
技术介绍
在功率应用设备中，VDMOS(VerticalDiffusedMetalOxideSemiconductor,垂直双扩散金属氧化物半导体场效应晶体管)是一种可以广泛使用的金属氧化物半导体场效应晶体管功率器件，其具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，应用于开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面。VDMOS器件有一个非常重要的参数，EAS(EnergyAvalancheStress，单脉冲雪崩能量)，定义为单次雪崩状态下器件能够消耗的最大能量。功率器件工作时，在源极和漏极会产生较大的电压尖峰，必须考虑器件的雪崩能量。EAS能力也是衡量VDMOS器件的一个非常重要的参数。一般器件的EAS失效有两种模式，热损坏和寄生三极管导通损坏。寄生三极管导通损坏是指器件本身存在一个寄生的三极管(外延层-体区-源区)，当器件关断时，源漏间的反向电流流经体区时，产生压降，如果此压降大于寄生三极管的开启电压，则此反向电流会因为三极管的放大作用将本文档来自技高网...

【技术保护点】
1.一种晶体管的制作方法，其特征在于，所述方法包括：提供第一导电类型的衬底；在所述衬底上表面形成第一导电类型的外延层；在所述外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；在所述外延层上表面形成第二沟槽；在所述第二沟槽底部及侧壁形成第二导电类型的体区；在所述第二沟槽内形成第二导电类型的深体区；在所述体区和所述深体区形成第一导电类型的源区；在所述外延层上表面形成介质层；在所述晶体管的上表面形成源极金属层，在所述晶体管下表面形成漏极金属层。

【技术特征摘要】
1.一种晶体管的制作方法，其特征在于，所述方法包括：提供第一导电类型的衬底；在所述衬底上表面形成第一导电类型的外延层；在所述外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；在所述外延层上表面形成第二沟槽；在所述第二沟槽底部及侧壁形成第二导电类型的体区；在所述第二沟槽内形成第二导电类型的深体区；在所述体区和所述深体区形成第一导电类型的源区；在所述外延层上表面形成介质层；在所述晶体管的上表面形成源极金属层，在所述晶体管下表面形成漏极金属层。2.根据权利要求1所述的制作方法，其特征在于，在所述半导体衬底表面形成第一导电类型的外延层具体包括，所述外延层通过掺杂第一导电类型的离子形成于所述半导体衬底的上表面。3.根据权利要求1所述的制作方法，其特征在于，在所述外延层上表面形成第二沟槽具体包括，所述第二沟槽形成于两个相邻的所述第一沟槽的中间。4.根据权利要求1所述的制作方法，其特征在于，在所述第二沟槽内壁形成第二导电类型的体区具体包括，在所述第二沟槽底部及侧壁通过离子注入的方式形成体区，所述体区轻掺杂的离子类型为第二导电类型。5.根据权利要求4所述的制作方法，其特征在于，形成所述体区后对所述体区进行热处理，用于使离子扩散至栅氧化层侧壁。6.根据权利要求1所述...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市福来过科技有限公司，
类型：发明
国别省市：广东,44