外设式多芯片封装结构及其制作方法技术

本发明专利技术揭示了一种外设式多芯片封装结构及其制作方法，多芯片封装结构包括：封装基板，具有若干通孔，且基板下表面的一侧具有若干外部引脚；功能芯片，设置于封装基板的上方，功能芯片的第一下表面具有若干第一电极；滤波器芯片，设置于封装基板的上方，滤波器芯片的第二下表面具有若干第二电极；若干互连结构，用于经由若干通孔而导通若干第一电极、若干第二电极及若干外部引脚。本发明专利技术利用封装技术将两个不同的芯片封装于同一封装基板，可以实现多芯片的高度集成，提高封装基板的利用率，进而实现多芯片封装结构的小型化，另外，本发明专利技术的两个芯片均是平面集成，不需要进行芯片的预埋操作，工艺简单。

【技术实现步骤摘要】
外设式多芯片封装结构及其制作方法
本专利技术涉及半导体封装领域，尤其涉及一种外设式多芯片封装结构及其制作方法。
技术介绍
为迎合电子产品日益轻薄短小的发展趋势，滤波器与射频发射组件/接收组件需要被高度集成在有限面积的封装结构中，形成系统级封装(SystemInPackage，SIP)结构，以减小硬件系统的尺寸。对于系统级封装结构中的滤波器与射频前端模块封装整合技术，业内仍存在相当多的技术问题亟需解决，例如，滤波器的保护结构、多个芯片之间的连接结构、多个芯片的布局等等。
技术实现思路
本专利技术的目的在于提供一种外设式多芯片封装结构及其制作方法。为实现上述专利技术目的之一，本专利技术一实施方式提供一种外设式多芯片封装结构，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有若干通孔，且所述基板下表面的一侧具有若干外部引脚；功能芯片，设置于所述封装基板的上方，所述功能芯片具有相对设置的第一上表面及第一下表面，所述第一下表面与所述基板上表面面对面设置，且所述第一下表面具有若干第一电极；滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；若干互连结构，用于经由若干通孔而导通若干第一电极、若干第二电极及若干外部引脚。作为本专利技术一实施方式的进一步改进，所述互连结构包括金属柱、焊锡及电镀层结构，所述金属柱设置于所述第一电极及所述第二电极的下方，所述电镀层结构导通所述外部引脚，所述焊锡用于导通所述金属柱及所述电镀层结构。作为本专利技术一实施方式的进一步改进，所述电镀层结构包括覆盖于所述通孔内壁并往所述基板上表面、所述基板下表面方向延伸的电镀层，所述电镀层的上表面与所述第一电极/所述第二电极之间通过所述焊锡连接，所述焊锡连接所述第一电极/所述第二电极，且所述焊锡包覆所述金属柱并往所述通孔方向延伸而导通所述通孔内壁的所述电镀层。作为本专利技术一实施方式的进一步改进，所述电镀层结构还包括连接于所述电镀层下方的下重布线层，所述多芯片封装结构还包括包覆所述电镀层及所述焊锡的第一绝缘层以及包覆所述第一绝缘层及所述下重布线层的第二绝缘层，所述下重布线层经过所述第二绝缘层上的孔洞导通所述电镀层并往所述第二绝缘层的下表面方向延伸，所述外部引脚连接所述下重布线层，且所述第二绝缘层暴露所述外部引脚。作为本专利技术一实施方式的进一步改进，所述多芯片封装结构还包括围堰，所述围堰与所述第二下表面及所述基板上表面配合而围设形成空腔。作为本专利技术一实施方式的进一步改进，所述围堰包括第一围堰及第二围堰，所述第一围堰位于对应所述滤波器芯片的所述通孔的内侧，所述第一围堰与所述第二下表面及所述基板上表面配合而围设形成空腔，所述第二围堰填充所述第一下表面/所述第二下表面与所述基板上表面之间的其他区域。作为本专利技术一实施方式的进一步改进，所述第二围堰朝远离所述第一围堰的方向延伸直至所述第二围堰的外侧缘与所述封装基板的外侧缘齐平。作为本专利技术一实施方式的进一步改进，所述多芯片封装结构还包括位于所述封装基板远离所述基板下表面的一侧的塑封层，所述塑封层同时包覆所述第二围堰暴露在外的上表面区域、所述滤波器芯片及所述功能芯片。为实现上述专利技术目的之一，本专利技术一实施方式提供一种外设式多芯片封装结构的制作方法，包括步骤：S1：提供封装基板，其具有相对设置的基板上表面及基板下表面；S2：于所述封装基板上形成若干通孔；S3：于所述通孔内形成第一互连结构；S4：提供功能芯片及滤波器芯片，所述功能芯片具有相对设置的第一上表面及第一下表面，所述滤波器芯片具有相对设置的第一上表面及第二下表面，且所述功能芯片具有若干第一电极，所述滤波器芯片具有若干第二电极；S5:于所述第一电极下方及所述第二电极下方形成第二互连结构；S6：将所述功能芯片及所述滤波器芯片装载至所述封装基板，所述第一下表面与所述基板上表面面对面设置，所述第二下表面与所述基板上表面面对面设置；S7：导通第一互连结构及第二互连结构；S8：于所述第二互连结构处形成外部引脚。作为本专利技术一实施方式的进一步改进，步骤S3具体包括：于所述通孔内壁及连接所述通孔内壁的部分基板上表面、基板下表面上形成电镀层；于所述基板上表面、电镀层上方布设光敏感绝缘膜；曝光和显影形成围堰，所述围堰包括第一围堰及第二围堰。步骤S5、S6、S7、S8具体包括：于所述第一电极及所述第二电极的下表面形成金属柱；将所述功能芯片及所述滤波器芯片装载至所述封装基板，所述第一下表面与所述基板上表面面对面设置，所述第二下表面与所述基板上表面面对面设置，所述第一围堰位于对应所述滤波器芯片的所述通孔的内侧，所述第一围堰与所述第二下表面及所述基板上表面配合而围设形成空腔，所述第二围堰填充所述第一下表面/所述第二下表面与所述基板上表面之间的其他区域，且所述金属柱准对应的通孔；于所述封装基板远离所述基板下表面的一侧形成塑封层，所述塑封层同时包覆所述第二围堰暴露在外的上表面区域、所述滤波器芯片及所述功能芯片；于所述金属柱外围形成焊锡，所述焊锡延伸至所述通孔并导通所述通孔内壁的电镀层；于所述基板下表面及所述通孔内的焊锡外部形成第一绝缘层；于所述第一绝缘层的下方形成经过所述第一绝缘层上的孔洞导通所述电镀层的下重布线层；形成包覆所述第一绝缘层及所述下重布线层的第二绝缘层，所述第二绝缘层暴露出所述下重布线层；于暴露在外的下重布线层形成球栅阵列。与现有技术相比，本专利技术的有益效果在于：本专利技术一实施方式利用封装技术将两个不同的芯片封装于同一封装基板，可以实现多芯片的高度集成，提高封装基板的利用率，进而实现外设式多芯片封装结构的小型化，另外，本专利技术一实施方式的两个芯片均是平面集成，不需要进行芯片的预埋操作，工艺简单。附图说明图1是本专利技术一示例的射频前端模块；图2是本专利技术另一示例的射频前端模块；图3是本专利技术一实施方式的多芯片封装结构的剖视图；图4是本专利技术一实施方式的封装基板上(对应滤波器芯片区域)围堰的示意图；图5是本专利技术一实施方式的多芯片封装结构的制作方法的步骤图；图6a至图6z是本专利技术一实施方式的多芯片封装结构的制作方法的流程图。具体实施方式以下将结合附图所示的具体实施方式对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。在本申请的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分夸大，因此，仅用于图示本申请的主题的基本结构。另外，本文使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”。因此，示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本文使用的与空间相关的描述语。参图1及图2，本专利技术一实施方式提供一种通用的射频前端模块，射频前端模本文档来自技高网...

【技术保护点】
1.一种外设式多芯片封装结构，其特征在于，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有若干通孔，且所述基板下表面的一侧具有若干外部引脚；功能芯片，设置于所述封装基板的上方，所述功能芯片具有相对设置的第一上表面及第一下表面，所述第一下表面与所述基板上表面面对面设置，且所述第一下表面具有若干第一电极；滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；若干互连结构，用于经由若干通孔而导通若干第一电极、若干第二电极及若干外部引脚。

【技术特征摘要】
1.一种外设式多芯片封装结构，其特征在于，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有若干通孔，且所述基板下表面的一侧具有若干外部引脚；功能芯片，设置于所述封装基板的上方，所述功能芯片具有相对设置的第一上表面及第一下表面，所述第一下表面与所述基板上表面面对面设置，且所述第一下表面具有若干第一电极；滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；若干互连结构，用于经由若干通孔而导通若干第一电极、若干第二电极及若干外部引脚。2.根据权利要求1所述的多芯片封装结构，其特征在于，所述互连结构包括金属柱、焊锡及电镀层结构，所述金属柱设置于所述第一电极及所述第二电极的下方，所述电镀层结构导通所述外部引脚，所述焊锡用于导通所述金属柱及所述电镀层结构。3.根据权利要求2所述的多芯片封装结构，其特征在于，所述电镀层结构包括覆盖于所述通孔内壁并往所述基板上表面、所述基板下表面方向延伸的电镀层，所述电镀层的上表面与所述第一电极/所述第二电极之间通过所述焊锡连接，所述焊锡连接所述第一电极/所述第二电极，且所述焊锡包覆所述金属柱并往所述通孔方向延伸而导通所述通孔内壁的所述电镀层。4.根据权利要求3所述的多芯片封装结构，其特征在于，所述电镀层结构还包括连接于所述电镀层下方的下重布线层，所述多芯片封装结构还包括包覆所述电镀层及所述焊锡的第一绝缘层以及包覆所述第一绝缘层及所述下重布线层的第二绝缘层，所述下重布线层经过所述第二绝缘层上的孔洞导通所述电镀层并往所述第二绝缘层的下表面方向延伸，所述外部引脚连接所述下重布线层，且所述第二绝缘层暴露所述外部引脚。5.根据权利要求1所述的多芯片封装结构，其特征在于，所述多芯片封装结构还包括围堰，所述围堰与所述第二下表面及所述基板上表面配合而围设形成空腔。6.根据权利要求5所述的多芯片封装结构，其特征在于，所述围堰包括第一围堰及第二围堰，所述第一围堰位于对应所述滤波器芯片的所述通孔的内侧，所述第一围堰与所述第二下表面及所述基板上表面配合而围设形成空腔，所述第二围堰填充所述第一下表面/所述第二下表面与所述基板上表面之间的其他区域。7.根据权利要求6所述的多芯片封装结构，其特征在于，所述第二围堰朝远离所述第一围堰的方向延伸直至所述第二围堰的外侧缘与所述封装基板的外侧...

【专利技术属性】
技术研发人员：付伟，
申请(专利权)人：付伟，
类型：发明
国别省市：江苏,32