【技术实现步骤摘要】
一种应用于三维集成电路的层分配方法
本专利技术涉及集成电路
，尤其涉及一种应用于三维集成电路的层分配方法。
技术介绍
随着信息时代的极快发展，作为计算机组成的硬件部分已然成为信息社会更快发展的一个瓶颈，虽然芯片的集成度越来越高，但也是由于集成度的急剧增长带来了芯片设计领域的重要难题。在近十年里，芯片的制造工艺也已经从2002年的130nm级，发展到了现在的22nm级，集成电路制造工艺的不断发展也带来了许多新的问题，芯片中互连线宽的缩小和互连线长度的增加导致了线上延迟的不断增大，影响了芯片性能。为了进一步降低互连延迟，提高芯片性能，在芯片设计与制造工艺中，出现了三维集成电路(3DIC，Three-dimensionalintegratedcircuit)的概念。三维集成电路的所有器件分布在不同的器件层，并通过垂直互连将多层器件集成在同一个芯片中。由于器件层间的距离很小(通常是微米级)，相对于二维芯片，三维芯片可以有效的缩短器件之间的距离，避免绕线，从而降低连线复杂度以及拥挤度。同时三维芯片能够有效的提高晶体管集成度，降低芯片面积和功耗，通过在不同器件层上实现不...
【技术保护点】
1.一种应用于三维集成电路的层分配方法，其特征在于，所述方法包括：步骤1、首先建立三维集成电路的布局空间和芯片模型；步骤2、基于所建立的布局空间进行三维空间的总体布局，得到集成电路单元在三维空间的均匀分布；步骤3、将空间均匀分布的集成电路单元分配在所建立芯片模型的每个芯片层上；步骤4、在完成层分配之后，采取二维整体优化方法进一步优化线长，以减小线长和每层的重叠，完成三维集成电路的整体布局。
【技术特征摘要】
1.一种应用于三维集成电路的层分配方法，其特征在于，所述方法包括：步骤1、首先建立三维集成电路的布局空间和芯片模型；步骤2、基于所建立的布局空间进行三维空间的总体布局，得到集成电路单元在三维空间的均匀分布；步骤3、将空间均匀分布的集成电路单元分配在所建立芯片模型的每个芯片层上；步骤4、在完成层分配之后，采取二维整体优化方法进一步优化线长，以减小线长和每层的重叠，完成三维集成电路的整体布局。2.根据权利要求1所述应用于三维集成电路的层分配方法，其特征在于，在步骤1的实施过程中：假设三维集成电路的布局空间是一个立方体空间，其中立方体空间的z方向高度由用户来指定；每个集成电路单元假设为一个小立方体，所有集成电路单元具有同样的z方向高度，这个高度是立方体空间的z方向高度与芯片层数的比值。3.根据权利要求1所述应用于三维集成电路的层分配方法，其特征在于，在步骤2的实施过程中：采用非线性规划统一建模方法，将集成电路单元的非线性线长目标与集成电路单元的分布目标统一成为非线性目标函数；再利用非线性规划法求解该非线性目标函...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。