半导体装置制造方法及图纸

一种半导体装置包括：主动区域，其排列在与第一方向平行的第一栅格中；及栅电极，其间隔排列在第二栅格中且覆盖对应的一主动区域，第二栅格与第二方向平行，第二方向与第一方向正交。第一缝隙散布在相邻的主动区域之间。于对应栅电极横跨对应主动区域及栅电极未功能地连接至对应主动区域的天桥交叉点，栅电极大体上未延伸超过对应主动区域且因此大体上未延伸至对应缝隙中。

Semiconductor device

A semiconductor device includes: an active region arranged in a first grid parallel to the first direction; and a gate electrode arranged at intervals in the second grid and covering a corresponding active region; the second grid is parallel to the second direction, and the second direction is orthogonal to the first direction. The first gap is scattered between adjacent active regions. For the overpass intersection where the corresponding gate electrode crosses the corresponding active region and is connected to the corresponding active region functionally, the gate electrode does not extend beyond the corresponding active region on the whole and therefore does not extend to the corresponding gap on the whole.

【技术实现步骤摘要】
半导体装置
本揭示内容是关于一种半导体装置与产生布局的方法，特别是关于一种具栅电极的半导体装置与一种可将布局储存在非暂态计算机可读媒体上的布局产生方法。
技术介绍
集成电路(integratedcircuit；“IC”)包括一或多个半导体装置。随着半导体装置的电子装置/元件尺寸减小，此种电子装置/元件之间的间距大小相应地减小。随着此种间距减小，邻近元件之间的漏电流的电阻亦减小。表示半导体装置的一种方式为称为布局图的平面图。布局图的设计者通过尤其考虑此类电子装置/元件之间可达成的分隔距离而配置布局图。
技术实现思路
本揭示内容的实施方式是关于一种半导体装置，其包含主动区域、栅电极、第一缝隙及天桥交叉点。上述的主动区域排列在与第一方向平行的第一栅极中。栅电极间隔排列在第二栅极中且覆盖对应的主动区域，第二栅极与第二方向平行，第二方向与第一方向正交。第一缝隙散布在相邻该主动区域之间。其中，于对应栅电极横跨对应主动区域及栅电极不含功能地连接至对应主动区域的天桥交叉点，栅电极大体上未延伸超过对应主动区域并因此大体上未延伸至对应缝隙中。附图说明附图中的图通过举例而非限制的方式图示一或多个实施例，其中具有相同元件符号名称的元件在全文中表示相同的元件。除非另外说明，否则附图未按比例绘制。图1A为根据本揭示案的至少一个实施例的半导体装置的方块图；图1B为根据本揭示案的至少一个实施例的半导体装置的修正栅极区域的布局图；图2A为根据一些实施例的半导体装置的修正栅极区域的布局图；图2B为根据一些实施例的半导体装置的修正栅极区域的布局图；图3A为根据一些实施例的半导体装置的生成布局的方法的流程图；图3B为根据本揭示案的至少一个实施例的在图3A中的方块的更详细视图；图3C为根据本揭示案的至少一个实施例的在图3B中的方块的更详细视图；图3D为根据本揭示案的至少一个实施例的在图3A中的方块的更详细视图；图3E为根据本揭示案的至少一个实施例的在图3D中的方块的更详细视图；图3F为根据本揭示案的至少一个实施例的在图3A中的方块的更详细视图；图3G为根据本揭示案的至少一个实施例的在图3A中的方块的更详细视图；图4为根据本揭示案的至少一个实施例的电子设计自动化(electronicdesignautomation；EDA)系统的方块图；图5为根据本揭示案的至少一个实施例的集成电路(IC)制造系统及与其关联的IC制造流程的方块图。具体实施方式以下揭示案提供许多不同实施例或例子，以实现所提供的标的的不同特征。下文描述部件、材料、数值、步骤、操作、布置等的特定实例以简化本揭示案。当然，这些仅仅为实例且不意指限制。可设想其他部件、数值、操作、材料、布置等。例如，在随后描述中在第二特征上方或在第二特征上的第一特征的形成可包括第一及第二特征形成为直接接触的实施例；以及亦可包括额外特征可形成在第一及第二特征之间，以使得第一及第二特征可不直接接触的实施例。另外，本揭示案可在各实例中重复元件符号及/或字母。重复为出于简单清楚的目的，且本身不指示所论述的各实施例及/或配置之间的关系。另外，为便于描述，可在本文中使用诸如“在……下方”、“在……之下”、“下部”、“在……之上”、“上部”等的空间相对术语，以描述附图中所示的一个元件或特征相对另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的定向外，空间相对术语意欲包含在使用或操作中的装置的不同定向。装置可为不同的定向(旋转90度或以其他的定向)及在本文中使用的空间相对描述词可同样相应地解释。对于天桥类型的交叉点(其中栅电极横跨底层主动区域)，栅电极未功能地连接至对应底层主动区域。尽管功能类型的交叉点(在其处栅电极功能地连接至对应底层主动区域)的栅电极延伸进邻近天桥交叉点的缝隙中，但应认识到，天桥交叉点的栅电极不一定延伸进邻近天桥交叉点的缝隙中。因此，对于天桥交叉点，栅电极的加长部分(另外存在)通过包括邻近天桥交叉点的额外切割图案而去除，进而修正栅电极。结果为在主动区域的对应部分与邻近结构(例如，电路)之间的更大缝隙。相比于更小缝隙，如若栅电极的加长部分一直存在，其亦会存在，更大缝隙更强而有力地阻止邻近结构与具有天桥交叉点的对应栅电极之间的漏电流，其减少(因此改良)包括此种修正栅极区域的半导体装置的层间/层内“开”状态栅极漏电。图1A为根据本揭示案的至少一个实施例的半导体装置100的方块图。在图1A中，半导体装置100包括，尤其电路巨集/模块101。在一些实施例中，在与模块程序化的架构层次类似的上下文中理解电路巨集/模块101，其中次常式/程序称作主程序(或其他次常式)以执行给定计算功能。在上下文中，半导体装置100使用电路巨集/模块101以形成一或多个给定功能。因此，在上下文中且根据架构层次，半导体装置100与主程序类似及电路巨集/模块(以下称为巨集)101与次常式/程序类似。在一些实施例中，巨集101为软巨集。在一些实施例中，巨集101为硬巨集。在一些实施例中，巨集101为以暂存器传递级(register-transferlevel；RTL)代码描述/表达的软巨集。在一些实施例中，尚未对巨集101执行合成、置放及布线，以便对于各种处理节点可合成、置放及布线软巨集。在一些实施例中，巨集101为以二进制文件格式(例如，图形数据库系统II(GraphicDatabaseSystemII；GDSII)串流格式)描述/表达的硬巨集，其中二进制文件格式表示在分层形式中的巨集101的一或多个布置图的平面几何形状、文本标记、其他数据及类似物。在一些实施例中，已经对巨集101执行合成、置放及布线，以便硬巨集对于特定处理节点为特定的。在一些实施例中，巨集101为SRAM巨集。在一些实施例中，巨集101为诸如另一类型的RAM、ROM、锁相回路(phaselockloop；PLL)、专用功能电路及类似物的另一巨集。巨集101尤其包括修正栅极区域102。在一些实施例中，区域102对应于部分或整体的标准单元结构的实例，其中标准单元结构归入各种标准单元结构的程序库中。图1B为根据本揭示案的至少一个实施例的半导体装置的修正栅极区域102的布局图。在一些实施例中，半导体装置为图1A的半导体装置100。存在至少两种类型布局图。第一(或“预切割”)类型的布局图表示初期结构及对应“切割”区域。图2A至图2B(下文论述)为预切割布局图的实例。第二(或“后切割”)类型的布局图表示由对应预切割布局图产生的结构。图1B为后切割布局图的实例。关于预切割布局图，结构的初期版本指尚未完成或完全开发的结构的版本。预切割布局图的切割区域指示在切割区域的底层的对应结构的部分将被去除(或切割)。此时，因为将去除(或切割)在对应切割区域底下的给定结构的部分，所以给定结构尚未完成或完全开发，因此给定结构在此处称为初期结构。在图1B中，主动区域108A及主动区域108B形成为设置在基板106上及/或在基板106上方的大体上矩形的形状，其中主动区域108A及108B的长轴与第一方向大体上平行。短语“大体上平行”应在由制程的容忍范围引起的误差的上下文中理解。主动区域108A及108B是通过缝隙118A相对于第二方向分隔，其中第二方向与第一方向大体上垂直。短语“大本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包含：主动区域，排列在与一第一方向平行的一第一栅格中；以及栅电极，间隔排列在一第二栅格中且覆盖对应的该主动区域之一，该第二栅格与一第二方向平行，该第二方向与该第一方向正交；其中第一缝隙散布在相邻的该主动区域之间；以及其中，于一对应栅电极横跨一对应主动区域及该栅电极未功能地连接至该对应主动区域的一天桥交叉点，该栅电极大体上未延伸超过该对应主动区域并因此大体上未延伸至该对应缝隙中。

【技术特征摘要】
2017.05.26 US 62/511,488;2017.10.10 US 15/729,3071.一种半导体装置，其特征在于，包含：主动区域，排列在与一第一方向平行的一第一栅格中；以及栅电极，间隔排列在...

【专利技术属性】
技术研发人员：陈郁仁，李文熙，王琳松，黄一珊，洪展羽，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71