鳍式场效应晶体管及其形成方法技术

本发明专利技术公开了一种鳍式场效应晶体管及其形成方法。其中，所述鳍式场效应晶体管包括：半导体衬底；形成于半导体衬底表面的鳍片；覆盖半导体衬底的层间介质层，层间介质层表面低于鳍片顶部表面，鳍片侧壁表面与层间介质层表面构成第一沟槽；位于层间介质层表面的源漏极材料层，源漏极材料层具有第二沟槽，第二沟槽与第一沟槽垂直，且鳍片位于第二沟槽中；位于第二沟槽表面的二维电子材料层，二维电子材料层覆盖鳍片的顶部和侧壁表面；位于二维电子材料层表面的栅极结构，栅极结构位于第一沟槽和所述第二沟槽内，且横跨鳍部的顶部和侧壁。上述鳍式场效应晶体管的载流子迁移率高，性能优越。

Fin Field Effect Transistor and Its Formation Method

The invention discloses a fin field effect transistor and a forming method thereof. The fin-type field effect transistor includes: a semiconductor substrate; fins formed on the surface of the semiconductor substrate; an interlayer dielectric layer covering the semiconductor substrate, the surface of the interlayer dielectric layer is lower than the top surface of the fin, the surface of the side wall of the fin and the surface of the interlayer dielectric layer form a first groove; and a source leakage located on the surface of the interlayer dielectric layer. The second groove is perpendicular to the first groove, and the fin is located in the second groove; the two-dimensional electronic material layer is located on the surface of the second groove, and the two-dimensional electronic material layer covers the top and side surface of the fin; the grid structure is located on the surface of the two-dimensional electronic material layer, and the grid structure is located on the surface of the two-dimensional electronic material layer. Located in the first groove and the second groove, and across the top and side walls of the fin. The fin field effect transistor has high carrier mobility and excellent performance.

【技术实现步骤摘要】
鳍式场效应晶体管及其形成方法
本专利技术涉及半导体领域，特别涉及一种鳍式场效应晶体管及其形成方法。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件的不断缩小，来自制造和设计方面的挑战促使三维设计如鳍式场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。然而，现有的鳍式场效应晶体管的工作性能仍然有待进一步提高。
技术实现思路
本专利技术的实施例提供了一种鳍式场效应晶体管及其形成方法，用于通过提高鳍式场效应晶体管沟道区的载流子迁移率进一步提高其工作性能。本专利技术的实施例提供了一种鳍式场效应晶体管，包括：半导体衬底；形成于所述半导体衬底表面的鳍片；覆盖所述半导体衬底的层间介质层，所述层间介质层表面低于所述鳍片顶部表面，所述鳍片侧壁表面与所述层间介质层表面构成第一沟槽；位于所述层间介质层表面的源漏极材料层，所述源漏极材料层具有第二沟槽，所述第二沟槽与所述第一沟槽垂直，且所述鳍片位于所述第二沟槽中；位于所述第二沟槽表面的二维电子材料层，所述二维电子材料层覆盖所述鳍片的顶部和侧壁表面；位于所述二维电子材料层表面的栅极结构，所述栅极结构位于所述第一沟槽和所述第二沟槽内，且横跨所述鳍部的顶部和侧壁。可选地，所述第一沟槽和/或所述第二沟槽的形状为U形。可选地，所述二维电子材料层的材料为二硫化钼、石墨烯或黑磷。可选地，所述二维电子材料层为单层或多层堆叠结构。可选地，所述半导体衬底的材料为硅、锗硅或III-V族化合物。可选地，所述源漏极材料层的材料为非晶硅、锗硅或III-V族化合物。相应地，本专利技术的实施例还提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有鳍片；形成层间介质层，所述层间介质层表面低于所述鳍片顶部表面，所述鳍片侧壁表面与所述层间介质层表面构成第一沟槽；形成位于所述层间介质层表面的源漏极材料层，所述源漏极材料层具有第二沟槽，所述第二沟槽与所述第一沟槽垂直，且所述鳍片位于所述第二沟槽中；形成位于所述第二沟槽表面的二维电子材料层，所述二维电子材料层覆盖所述鳍片的顶部和侧壁表面；形成位于所述二维电子材料层表面的栅极结构，所述栅极结构位于所述第一沟槽和所述第二沟槽内，且横跨所述鳍部的顶部和侧壁。可选地，所述二维电子材料层的形成工艺为化学气相沉积工艺或原子层沉积工艺。可选地，当采用化学气相沉积工艺形成所述二维电子材料层时，采用三氧化钼和硫粉作为反应物。可选地，所述化学气相沉积工艺的反应温度为700℃-800℃。可选地，所述二维电子材料层的材料为二硫化钼、石墨烯或黑磷。可选地，所述二维电子材料层为单层或多层堆叠结构。可选地，所述二维电子材料层的形成步骤包括：首先形成覆盖整个源漏极材料层和鳍片的二维电子材料薄膜，后续形成栅极结构的过程中再刻蚀掉多余的所述二维电子材料薄膜，保留形成位于沟道区的部分二维电子材料薄膜。可选地，所述第一沟槽和/或所述第二沟槽的形状为U形。可选地，所述半导体衬底的材料为硅、锗硅或III-V族化合物。可选地，所述源漏极材料层的材料为硅、锗硅或III-V族化合物。可选地，所述源漏极材料层的形成步骤包括：形成覆盖所述层间介质层和鳍片的源漏极材料薄膜，沿垂直于所述鳍片的方向向下刻蚀所述源漏极材料薄膜，直至暴露出所述层间介质层。可选地，还包括：对所述源漏极材料层进行掺杂处理，形成分别位于所述栅极结构两侧的源极和漏极。可选地，所述鳍片由刻蚀所述半导体衬底后形成，其材料与所述半导体衬底的材料相同。可选地，所述鳍片的材料为硅、锗硅或III-V族化合物。在本专利技术的技术方案中，鳍式场效应晶体管由于具有层状结构的二维电子材料层，且二维电子材料层形成在相互垂直的第一沟槽和第二沟槽内，因而可作为鳍式场效应晶体管的沟道区材料，提高鳍式场效应晶体管沟道区的载流子迁移率，提高鳍式场效应晶体管的性能。进一步的，由于第一沟槽和/或所述第二沟槽的形状为U形，在第一沟槽和第二沟槽底部形成二维电子材料层时可均匀成核，因而形成的二维电子材料层的质量较好，有助于进一步提高鳍式场效应晶体管沟道区的载流子迁移率。相应的，本专利技术的技术方案中，在形成鳍式场效应晶体管时，在形成第一沟槽以后，形成具有第二沟槽的源漏极材料层，且所述第二沟槽与第一沟槽垂直，使得后续形成的位于第一沟槽和第二沟槽内的二维电子材料层的质量较好，后续二维电子材料层作为鳍式场效应晶体管的沟道区，可有效提高其载流子迁移率。进一步的，形成的第一沟槽和/或所述第二沟槽的形状为U形，有助于进一步提高后续形成的鳍式场效应晶体管的沟道区的载流子迁移率。附图说明图1-图9为鳍式场效应晶体管的形成过程的结构示意图。具体实施方式如前文所述，现有的鳍式场效应晶体管的工作性能仍然有待进一步提高。经研究发现，二维电子材料层为超薄的层状结构，其不仅具有较大的能隙使其具有半导体的性质，且在数纳米的厚度下仍能展现出高电子迁移率的特性。因而，将二维电子材料层应用到鳍式场效应晶体管的沟道区内，可以提高鳍式场效应晶体管的载流子迁移率，从而进一步提高鳍式场效应晶体管的性能。为了解决该问题，本专利技术提供了一种鳍式场效应晶体管及其形成方法。现在将参照附图来详细描述本专利技术的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本专利技术范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。请参考图1，提供半导体衬底100，所述半导体衬底100表面形成有鳍片110。形成层间介质层120，所述层间介质层120表面低于所述鳍片110顶部表面，所述鳍片110侧壁表面与所述层间介质层120表面构成第一沟槽130。所述半导体衬底100用于为后续工艺提供工作平台，其材料为硅、锗硅或III-V族化合物。当所述半导体衬底100的材料为硅时，其可以为单晶硅片或绝缘体上硅(SOI)。在本专利技术的实施例中，所述半导体衬底100为单晶硅片。所述鳍片110用于后续形成鳍式场效应晶体管的沟道区，以增加鳍式场效应晶体管的沟道长度。所述鳍片110由刻蚀半导体衬底100后形成，其材料与所述半导体衬底100的材料相同。所述鳍片110的材料为硅、锗硅或III-V族化合物。在本实施例本文档来自技高网...

【技术保护点】
1.一种鳍式场效应晶体管，其特征在于，包括：半导体衬底；形成于所述半导体衬底表面的鳍片；覆盖所述半导体衬底的层间介质层，所述层间介质层表面低于所述鳍片顶部表面，所述鳍片侧壁表面与所述层间介质层表面构成第一沟槽；位于所述层间介质层表面的源漏极材料层，所述源漏极材料层具有第二沟槽，所述第二沟槽与所述第一沟槽垂直，且所述鳍片位于所述第二沟槽中；位于所述第二沟槽表面的二维电子材料层，所述二维电子材料层覆盖所述鳍片的顶部和侧壁表面；位于所述二维电子材料层表面的栅极结构，所述栅极结构位于所述第一沟槽和所述第二沟槽内，且横跨所述鳍部的顶部和侧壁。

【技术特征摘要】
1.一种鳍式场效应晶体管，其特征在于，包括：半导体衬底；形成于所述半导体衬底表面的鳍片；覆盖所述半导体衬底的层间介质层，所述层间介质层表面低于所述鳍片顶部表面，所述鳍片侧壁表面与所述层间介质层表面构成第一沟槽；位于所述层间介质层表面的源漏极材料层，所述源漏极材料层具有第二沟槽，所述第二沟槽与所述第一沟槽垂直，且所述鳍片位于所述第二沟槽中；位于所述第二沟槽表面的二维电子材料层，所述二维电子材料层覆盖所述鳍片的顶部和侧壁表面；位于所述二维电子材料层表面的栅极结构，所述栅极结构位于所述第一沟槽和所述第二沟槽内，且横跨所述鳍部的顶部和侧壁。2.如权利要求1所述的鳍式场效应晶体管，其特征在于，所述第一沟槽和/或所述第二沟槽的形状为U形。3.如权利要求1所述的鳍式场效应晶体管，其特征在于，所述二维电子材料层的材料为二硫化钼、石墨烯或黑磷。4.如权利要求1所述的鳍式场效应晶体管，其特征在于，所述二维电子材料层为单层或多层堆叠结构。5.如权利要求1所述的鳍式场效应晶体管，其特征在于，所述半导体衬底的材料为硅、锗硅或III-V族化合物。6.如权利要求1所述的鳍式场效应晶体管，其特征在于，所述源漏极材料层的材料为非晶硅、锗硅或III-V族化合物。7.一种鳍式场效应晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面形成有鳍片；形成层间介质层，所述层间介质层表面低于所述鳍片顶部表面，所述鳍片侧壁表面与所述层间介质层表面构成第一沟槽；形成位于所述层间介质层表面的源漏极材料层，所述源漏极材料层具有第二沟槽，所述第二沟槽与所述第一沟槽垂直，且所述鳍片位于所述第二沟槽中；形成位于所述第二沟槽表面的二维电子材料层，所述二维电子材料层覆盖所述鳍片的顶部和侧壁表面；形成位于所述二维电子材料层表面的栅极结构，所述栅极结构位于所述第一沟槽和所述第二沟槽内，且横跨所述鳍部的顶部和侧壁。8.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述二维电子材料层的形成工艺为化学气相沉积工艺...

【专利技术属性】
技术研发人员：张海洋，纪世良，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31