一种阵列基板的栅极线的测试线路制造技术

本发明专利技术公开了一种阵列基板的栅极线的测试线路。阵列基板包括级联的多个GOA单元、多条时钟信号线、多条栅极线、多条数据线、以及栅极线和数据线交叉排列限定的多个像素区域的像素电极；其中，时钟信号线分别与对应的GOA单元连接，GOA单元与对应的栅极线连接；测试线路包括测试垫，测试垫设置在阵列基板之外的彩膜基板或信号板上，测试垫用于测试栅极线上的扫描信号是否异常。通过上述方式，本发明专利技术不需要进行裂片操作即可测试扫描信号，方式简单、准确度高。

【技术实现步骤摘要】
一种阵列基板的栅极线的测试线路
本专利技术涉及液晶显示领域，特别是涉及一种阵列基板的栅极线的测试线路。
技术介绍
阵列基板行驱动(GateDriverOnArray，GOA)是利用Array制程在阵列基板上集成栅极行驱动电路，能够省掉原来在阵列基板上的栅极驱动IC，达到降低生产成本和实现窄边框的目的。现有的GOA电路中包括级联的多个GOA单元，如图1中所示，第n级GOA单元包括：上拉控制模块101、上拉级传模块102、自举电容模块103、下拉维持模块104和下拉模块105。这些模块共同作用可以实现了第n级扫描信号Gn在级联的GOA单元中进行上下级传递。具体来讲，第n-2级扫描信号Gn-2通过上拉控制模块101对第n级公共信号点Qn进行预充电后，在第n级公共信号点Qn、自举电容模块103和上拉级传模块102共同作用下使得第n级扫描信号Gn输出时钟信号CK的电位也即输出高电位，随后，下拉维持模块104在控制信号LC1/LC2的控制下、下拉模块105在第n+2级扫描信号Gn+2的控制下使得第n级扫描信号Gn关闭而保持在低电位。随着面板尺寸和栅极驱动行数的增加，GOA电路的级数也相应增大，这本文档来自技高网...

【技术保护点】
1.一种阵列基板的栅极线的测试线路，其特征在于，所述阵列基板包括级联的多个GOA单元、多条时钟信号线、多条栅极线、多条数据线、以及所述栅极线和所述数据线交叉排列限定的多个像素区域的像素电极；其中，所述时钟信号线分别与对应的所述GOA单元连接，所述GOA单元与对应的所述栅极线连接，所述GOA单元用于在所述时钟信号线上的时钟信号的驱动下在所述栅极线上产生扫描信号以驱动所述像素电极；所述测试线路包括测试垫，所述测试垫设置在所述阵列基板之外的彩膜基板或信号板上，所述测试垫用于测试所述栅极线上的所述扫描信号是否异常。

【技术特征摘要】
1.一种阵列基板的栅极线的测试线路，其特征在于，所述阵列基板包括级联的多个GOA单元、多条时钟信号线、多条栅极线、多条数据线、以及所述栅极线和所述数据线交叉排列限定的多个像素区域的像素电极；其中，所述时钟信号线分别与对应的所述GOA单元连接，所述GOA单元与对应的所述栅极线连接，所述GOA单元用于在所述时钟信号线上的时钟信号的驱动下在所述栅极线上产生扫描信号以驱动所述像素电极；所述测试线路包括测试垫，所述测试垫设置在所述阵列基板之外的彩膜基板或信号板上，所述测试垫用于测试所述栅极线上的所述扫描信号是否异常。2.根据权利要求1所述的测试线路，其特征在于，当所述测试垫设置在所述彩膜基板上时，所述测试垫为多个，所述测试垫与所述像素电极一一对应且重叠设置，所述测试垫与电容的一端电连接，所述像素电极与所述电容的另一端电连接。3.根据权利要求2所述的测试线路，其特征在于，所述阵列基板进一步包括DBS公共电极，所述电容包括第一电容和第二电容，其中，所述DBS公共电极设置在所述测试垫和所述像素电极之间，所述像素电极、所述DBS公共电极和所述测试垫重叠设置，所述测试垫与所述第一电容的一端电连接，所述第一电容的另一端分别与DBS公共电极电连接，所述DBS公共电极和所述第二电容的一端电连接，所述第二电容的另一端与所述像素电极电连接。4.根据权利要求2或3所述的测试线路，其特征在于，当所述阵列基板工作异常时，控制所述时钟信号线上的所述时钟信号为第一频率的脉冲信号以通过所述电容在所述测试垫上测...

【专利技术属性】
技术研发人员：宋乔乔，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44