一种应用于逐次逼近模数转换器的电容校正方法技术

该发明专利技术公开了一种应用于逐次逼近模数转换器的电容校正方法，涉及微电子学与固体电子学领域，特别是该领域中电阻电容型逐次逼近模数转换器中的电容设置方法。本发明专利技术将所有电容分割为单位电容，然后对排序后的单位电容采用奇数选取的方法组成逐次逼近模数转换器的最高级电容，然后每次在剩下的单位电容中再采用奇数选取的方法将选择出的单位电容组成逐次逼近模数转换器的其它级电容。相比于传统校正方法更为均衡，有利于线性度的进一步提升，在动态参数上有显著改善，并且无明显的附加功耗；相较于传统的模拟、数字校正算法，本发明专利技术提出的调整校正方法更为简单，并且大大地节省了面积和功耗。

A Capacitance Correction Method for Successive Approximation ADC

The invention discloses a capacitance correction method applied to successive approximation analog-to-digital converter, which relates to the fields of microelectronics and solid electronics, in particular the capacitance setting method of resistor-capacitor successive approximation analog-to-digital converter in this field. The method divides all capacitors into unit capacitors, and then uses odd number selection method to form the highest capacitance of successive approximation ADC for sorted unit capacitors, and then uses odd number selection method to make the selected unit capacitors into successive approximation ADC for each remaining unit capacitors. It is a class capacitor. Compared with the traditional correction method, it is more balanced, conducive to the further improvement of linearity, has significant improvement in dynamic parameters, and has no obvious additional power consumption. Compared with the traditional analog and digital correction algorithm, the adjustment and correction method proposed by the invention is simpler, and greatly saves area and power consumption.

【技术实现步骤摘要】
一种应用于逐次逼近模数转换器的电容校正方法
本专利技术涉及微电子学与固体电子学领域，特别是该领域中电阻电容型逐次逼近模数转换器中的电容设置方法。
技术介绍
ADC一般分为逐次逼近模数转换器(SARADC)、闪速模数转换器(FLASHADC)、流水线型模数转换器(PipelineADC)、过采样模数转换器(Σ-ΔADC)，SARADC具有高精度低功耗并且兼具中等速度的优势，广泛运用于如便携手持设备、智能传感器等嵌入式低功耗的应用。然而，在SARADC的设计中，如何在有限的面积中达到最佳的精度和功耗权衡，并保证一定的速度，对设计者提出了很高的要求。特别是在高精度(大于10位)的SARADC的设计中，对于电路架构和不同校正算法的选取，是设计者始终面临的问题。电容失配校正技术通常采用以下三种设计方案：(1)文献[Chen,S.W.M.andBrodersen,R.W.,“A6-bit600-MS/s5.3-mWAsynchronousADCin0.13-umCMOS”,IEEEJournalofSolid-StateCircuits,pp.2669--2680,2006.]采用一个慢而精确的辅助模数转换器与主模数转换器一起对输入电压进行转换，辅助模数转换器的输出作为主模数转换器的输出的参考，校正后性能会有明显的改善，但是两个校正DAC的功耗和面积已经超过了主DAC，功耗较大；(2)文献[W.Liu,P.Huang,Y.Chiu,“A12-bit,45-MS/s,3-mWRedundantSuccessiveApproximationRegisteranalog-to-DigitalConverterWithDigitalCalibration,”IEEEJournalofSolid-StateCircuits,2011,46(11):2661–2672]采用“最小均方误差”后台校正算法，对基数(Radix)小于2的12位非二进制电容阵列的失配误差进行校正，能实时跟踪电源电压、温度变化造成的电容误差变化，校正之后SFDR达到90dB以上，该文献的SFDR虽然达到了目前世界上最领先的水平，但整个校正部分在片外通过软件方法实现，不需考虑校正的任何非理想因素、校正算法复杂度、校正精度，复杂的数字后处理制约了该后台校正算法的适用性，而且基数小于2的非二进制电容阵列增加了版图设计的复杂度，在实际应用中有较大的限制；(3)文献[MaioK,HottaM,YokozawaN,etal,“AnuntrimmedD/Aconverterwith14-bitresolution,”IEEEJournalofSolid-StateCircuits,2011,46(11):2661–2672]采用电阻串校正DAC对电容误差进行前台校正，电阻串DAC不仅需要额外的校正基准源，还消耗静态电流，占用较大的芯片面积，不适合低功耗的应用。另外文献[H.Fan,H.Heidari,F.Malobertietal.(2017,May).HighresolutionandlinearityenhancedSARADCforwearablesensingsystems[C].InCircuitsandSystems(ISCAS),2017IEEEInternationalSymposium2017,1-4]校正方法中SFDR、SNDR均为较高水平，但是仍有较大的提升空间，线性度也需要进一步提升。
技术实现思路
本专利技术针对现有技术中功耗大、电容版图设计复杂、体积大的缺陷，设计出一种应用于逐次逼近模数转换器的电容校正方法。该专利技术技术方案为一种应用于逐次逼近模数转换器的电容校正方法，该方法包括：步骤1：采用单位电容组合成逐次逼近模数转换器中的各位电容，将逐次逼近模数转换器中差分电容阵列上下对称位置的单位电容构成一个互补电容对，称为一个元素；步骤2：按照元素内两个单位电容大小的和对逐次逼近模数转换器中所有元素进行排序，并对排序后的元素从小到大依次编号为1、2、3、4......n-1、n；步骤3：将编号为n/2和n/2+1的两个元素作为逐次逼近模数转换器的最低有效位，其中较小的一个元素作为LSB，较大的一个元素作为dummy电容；步骤4：将编号为1和n的元素组合为大元素P1，将编号为2和n-1的元素组合为大元素P2，将编号为3和n-2的元素组合为大元素P3，依次的按照上述方式组合得到后续大元素P4、P5……P(n/2-2)、P(n/2-1)；步骤5：采用奇数选取的方法选出大元素P1、P3、P5……P(n/2-3)、P(n/2-1)组合为逐次逼近模数转换器的最高有效位MSB；步骤6：对于剩余的大元素，同样采用奇数选取的方法选出大元素P2、P6、P10……P(n/2-4)、P(n/2-2)组合为逐次逼近模数转换器的次高有效位MSB-1；步骤7：对于剩余的大元素，同样采用奇数选取的方法选出大元素P4、P12、P20……P(n/2-13)、P(n/2-5)组合为逐次逼近模数转换器的第三高有效位MSB-2；步骤8：采用步骤7相同的方法将每次剩下的大元素采用奇数选取的方法进行选择，组合为逐次逼近模数转换器剩余的有效位：MSB-3、MSB-4、MSB-5……；步骤9：采用新得到的MSB-1、MSB-2、MSB-3……LSB、dummy电容，作为逐次逼近模数转换器的电容阵列进行模数转换。本专利技术提出奇数选取的电容排序校正方法，相比于传统校正方法更为均衡，有利于线性度的进一步提升，在动态参数上有显著改善，并且无明显的附加功耗；相较于传统的模拟、数字校正算法，本专利技术提出的调整校正方法更为简单，并且大大地节省了面积和功耗。附图说明图1为SARADC结构示意图。图2为两步完成电容比较的示意图。其中(a)将C1置位，上极板接Vcm；(b)将C1重置，C2置位，并将上极板浮空。图3为本专利技术提出算法的排序分组部分示意图。图4为本专利技术提出算法的重构部分示意图。图5为传统14位SARADC无杂散动态范围SFDR蒙特卡洛仿真结果。图6为本专利技术提出的14位SARADC无杂散动态范围SFDR蒙特卡洛仿真结果。图7为传统14位SARADC信号与噪声谐波比SNDR蒙特卡洛仿真结果。图8为本专利技术提出的14位SARADC信号与噪声谐波比SNDR蒙特卡洛仿真结果。图9为传统16位SARADC无杂散动态范围SFDR蒙特卡洛仿真结果。图10为本专利技术提出的16位SARADC无杂散动态范围SFDR蒙特卡洛仿真结果。图11为传统16位SARADC信号与噪声谐波比SNDR蒙特卡洛仿真结果。图12为本专利技术提出的16位SARADC信号与噪声谐波比SNDR蒙特卡洛仿真结果。图13为传统18位SARADC无杂散动态范围SFDR蒙特卡洛仿真结果。图14为本专利技术提出的18位SARADC无杂散动态范围SFDR蒙特卡洛仿真结果。图15为传统18位SARADC信号与噪声谐波比SNDR蒙特卡洛仿真结果。图16为本专利技术提出的18位SARADC信号与噪声谐波比SNDR蒙特卡洛仿真结果。具体实施方式本专利技术提出间隔选取的电容排序校正算法，对于传统二进制阵列，以由高8位电容DAC和低6位电阻DAC组成的14位混合电容电阻型逐次逼近模数转换器为例进本文档来自技高网...

【技术保护点】
1.一种应用于逐次逼近模数转换器的电容校正方法，该方法包括：步骤1：采用单位电容组合成逐次逼近模数转换器中的各位电容，将逐次逼近模数转换器中差分电容阵列上下对称位置的单位电容构成一个互补电容对，称为一个元素；步骤2：按照元素内两个单位电容大小的和对逐次逼近模数转换器中所有元素进行排序，并对排序后的元素从小到大依次编号为1、2、3、4......n‑1、n；步骤3：将编号为n/2和n/2+1的两个元素作为逐次逼近模数转换器的最低有效位，其中较小的一个元素作为LSB，较大的一个元素作为dummy电容；步骤4：将编号为1和n的元素组合为大元素P1，将编号为2和n‑1的元素组合为大元素P2，将编号为3和n‑2的元素组合为大元素P3，依次的按照上述方式组合得到后续大元素P4、P5……P(n/2‑2)、P(n/2‑1)；步骤5：采用奇数选取的方法选出大元素P1、P3、P5……P(n/2‑3)、P(n/2‑1)组合为逐次逼近模数转换器的最高有效位MSB；步骤6：对于剩余的大元素，同样采用奇数选取的方法选出大元素P2、P6、P10……P(n/2‑4)、P(n/2‑2)组合为逐次逼近模数转换器的次高有效位MSB‑1；步骤7：对于剩余的大元素，同样采用奇数选取的方法选出大元素P4、P12、P20……P(n/2‑13)、P(n/2‑5)组合为逐次逼近模数转换器的第三高有效位MSB‑2；步骤8：采用步骤7相同的方法将每次剩下的大元素采用奇数选取的方法进行选择，组合为逐次逼近模数转换器剩余的有效位：MSB‑3、MSB‑4、MSB‑5……；步骤9：采用新得到的MSB‑1、MSB‑2、MSB‑3……LSB、dummy电容，作为逐次逼近模数转换器的电容阵列进行模数转换。...

【技术特征摘要】
1.一种应用于逐次逼近模数转换器的电容校正方法，该方法包括：步骤1：采用单位电容组合成逐次逼近模数转换器中的各位电容，将逐次逼近模数转换器中差分电容阵列上下对称位置的单位电容构成一个互补电容对，称为一个元素；步骤2：按照元素内两个单位电容大小的和对逐次逼近模数转换器中所有元素进行排序，并对排序后的元素从小到大依次编号为1、2、3、4......n-1、n；步骤3：将编号为n/2和n/2+1的两个元素作为逐次逼近模数转换器的最低有效位，其中较小的一个元素作为LSB，较大的一个元素作为dummy电容；步骤4：将编号为1和n的元素组合为大元素P1，将编号为2和n-1的元素组合为大元素P2，将编号为3和n-2的元素组合为大元素P3，依次的按照上述方式组合得到后续大元素P4、P5……P(n/2-2)、P(n/2-1)；步骤5：采用...

【专利技术属性】
技术研发人员：樊华，仵欣杰，佛朗哥·马勒博迪，冯全源，李竞涛，叶星宁，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51