芯片信号元件的制作方法技术

本发明专利技术公开一种芯片信号元件的制作方法，包括：备有一具有上金属层及下金属层的基板，在该基板上钻制多个通孔，该些通孔的两侧形成有侧边孔，以一次镀铜于该些通孔上形成多个导电层连结该上、下金属层，再以二次镀铜于该些导电层以增加厚度，利用湿式蚀刻或干式蚀刻技术于该基板的上、下金属层形成有一第一图案层及一第二图案层，以该第一图案层、第二图案层及该导电层连结形成螺旋状的辐射体，将油墨成形于该基板上并覆盖该辐射体以形成防焊层，以化金工艺及镀锡制作端电极，在以裁切基板形成具有螺旋状的辐射体设在该基板中的芯片信号元件。

Fabrication Method of Chip Signal Element

The invention discloses a method for fabricating chip signal elements, which includes: a substrate with an upper metal layer and a lower metal layer is provided, and a plurality of through holes are drilled on the substrate. The side holes are formed on both sides of the through holes, and a plurality of conductive layers are formed on the through holes by copper plating once to connect the upper and lower metal layers, and then secondary plating. Copper in these conductive layers to increase thickness, wet etching or dry etching technology is used to form a first pattern layer and a second pattern layer on the upper and lower metal layers of the substrate. The first pattern layer, the second pattern layer and the conductive layer are connected to form a helical radiator, and the ink is formed on the substrate and covered with the spoke. The emitter is used to form an anti-welding layer, the end electrode is made by gold-plating process and tin-plating, and a chip signal element with spiral radiator is formed by cutting the substrate.

【技术实现步骤摘要】
芯片信号元件的制作方法
本专利技术涉及一种天线，尤指一种具有接收及发射信号的芯片信号元件的制作方法。
技术介绍
随着无线通讯科技的发展，电子产品例如笔记型计算机、行动电话、个人数字助理(PDA)等可携式电子装置均朝向轻薄化进行设计开发。用以收发电波信号的天线尺寸相对缩小，或是改变天线结构型态，方可内置于电子产品内部使用。目前市面上常见的多频段的多频天线具有一芯片天线及一基板。该芯片天线以陶瓷材料制作成一方形的基板，并以印刷技术或微影、湿式蚀刻技术将辐射体制作于该基板的表面上。在该芯片天线在与该载板电性连结时，将该芯片天线的辐射体与载板上的微带线进行电性连结，在该微带线与铜轴电缆线电性连结后，该辐射金属部在收到信号后，并将信号经微带线传给铜轴电缆线，再由铜轴电缆线传给电子装置的主机板进行处理，以达通讯的目的。由于上述的芯片天线上的辐射体为通过印刷技术或微影、湿式蚀刻技术来制作，虽然芯片天线体积较传统的天线缩小许多，但是与该芯片天线搭配使用的载板为了与该芯片天线具有一较佳的匹配特性时，该载板的体积较该芯片天线大上数倍。因此，当芯片天线体积无法在缩小时，相对匹配的载板的体积也无法再缩小，因此无法运用在现阶段朝轻薄短小设计的行动电子装置上。
技术实现思路
因此，本专利技术的主要目的，在于提供一芯片信号元件的制作方法，利用干式蚀刻或湿式蚀刻技术制作披覆于芯片信号元件上的辐射体，使该芯片信号元件体积比传统缩小，使得匹配的载板的体积也缩小，可以运用在体积更小的行动电子装置上。为达上述的目的，本专利技术提供一种芯片信号元件的制作方法，包括：备有一基板，该基板的顶面上具有一上金属层及该基板底面具有一下金属层，在预定的每一颗芯片信号元件的区域里钻制有多个呈相对应排列的通孔以第一次镀铜金属于该些通孔的孔壁上，以形成多个导电层的第一导电层，以该些第一导电层电性连结该上金属层及该下金属层，再以第二次镀铜金属于该些第一导电层的表面上形成该些导电层的第二导电层；接着，利用湿式蚀刻或干式蚀刻技术于该基板的上金属层形成有一第一图案层，于该基板的下金属层上形成有一第二图案层，以该第一图案层及该第二图案层通过该导电层的连结，以形成螺旋状的辐射体，将油墨成形于该基板的顶面及底面上，并覆盖该辐射体以形成防焊层，仅使该辐射体两端部份外露，以化金工艺于该基板两端上的顶面及底面形成有一平整性的第一金属层，该第一金属层与该辐射体两端部份外露电性连结，在于该第一金属层的表面上镀上一层的第二金属层，以形成该芯片信号元件的端电极；最后，以裁切基板上每一列的该些芯片信号元件，以形成具有螺旋状的辐射体的单一颗该芯片信号元件。在本专利技术的一实施例中，于每一列的该些芯片信号元件的两侧形成有侧边孔。在本专利技术的一实施例中，该侧边孔为长条状或圆形。在本专利技术的一实施例中，该些通孔直径为0.15mm。在本专利技术的一实施例中，相邻该些通孔之间的孔距离为0.20mm。在本专利技术的一实施例中，该第一图案层由多条的直线组成，以相对应电性连结该些通孔中的导电层。在本专利技术的一实施例中，该第二图案层由多条的斜对角线组成，以斜对角电性连结该些通孔中导电层。在本专利技术的一实施例中，该些斜对角线及该些直线的线宽为0.05mm，该线距为0.05mm。在本专利技术的一实施例中，该防焊层的油墨为黑色的绝缘材料。在本专利技术的一实施例中，该第一金属层包含有铜材质、镍材质及金材质，该第二金属层包含锡材质及铜材质。在本专利技术的一实施例中，该切割误差在±0.05mm。在本专利技术的一实施例中，更包含将白色油墨印刷于该顶面的防焊层的表面上，以形成辨识方向的识别图案层，该识别图案层为文字、数字或图形。在本专利技术的一实施例中，将裁切线设于该单一颗该芯片信号元件与另一颗该芯片信号元件相邻的该些通孔之间，在裁切后，使该些通孔与该基板被裁切处的侧边形成有一特定距离。在本专利技术的一实施例中，在横向裁切后，再以裁切工具对准该基板上位于每一列的该些芯片信号元件两侧的侧边孔中央处裁切，以形具有螺旋状的辐射体嵌设于该基板上的单一颗芯片信号元件。在本专利技术的一实施例中，将裁切线设于该每一颗芯片信号元件的该些通孔上，在裁切后，使该些通孔的导电层外露。在本专利技术的一实施例中，在横向裁切后，再以裁切工具对准每一列的该些芯片信号元件的端电极与另一列的该些芯片信号元件的端电极的中央裁切，以形成具有螺旋状的辐射体缠绕在该基板上的单一颗该芯片信号元件。在本专利技术的一实施例中，在基板顶面及底面所形成的该电极部的区域里钻制有一补强孔。在本专利技术的一实施例中，在补强孔的孔壁上进行第一次镀铜制作以形成一第一补强导电层。在本专利技术的一实施例中，在第二次镀铜制作时在第一补强导电层上形成有一第二补强导电层，以形成一补强导电层。在本专利技术的一实施例中，在该补强导电层与蚀刻后在该基板的顶面及底面所形成的该电极部电性连结。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1为本专利技术的第一实施例的芯片信号元件制作流程示意图。图2为本专利技术的第一实施例的基板的顶面示意图。图3为图2的侧视示意图。图4为本专利技术的第一实施例的导电层制作示意图。图5为本专利技术的第一实施例的基板顶面的上金属层进行雷射光蚀刻后的基板顶面示意图。图6为本专利技术的第一实施例的基板底面的下金属层进行雷射光蚀刻后的基板底面示意图。图7为本专利技术的第一实施例的防焊层制作的侧视示意图。图8为本专利技术的第一实施例的识别图案层制作的侧视示意图。图9为本专利技术的第一实施例的端电极制作示意图。图10为本专利技术的第一实施例的裁切后单一颗芯片信号元件外观立体示意图。图11为本专利技术的第一实施例的芯片信号元件与天线的载板使用状态示意图。图12为本专利技术的第二实施例的芯片信号元件裁切示意图图13为本专利技术的第二实施例的芯片信号元件外观立体示意图。图14为本专利技术的第三实施例的基板的顶面示意图。图15为本专利技术的第四实施例的芯片信号元件制作流程示意图。图16为本专利技术的第四实施例的基板的顶面示意图。图17为本专利技术的第五实施例的芯片信号元件示意图。图18为图17的侧剖视示意图。其中，附图标记：S100～S118步骤S200～S216步骤10、10a芯片信号元件1基板11、13a通孔11a、13b孔壁12、12a侧边孔2a上金属层2b下金属层2辐射体21第一图案层211直线212电极线22第二图案层221斜对角线222、222a电极部23导电层23a第一导电层23b第二导电层24补强导电层3防焊层4识别图案层5端电极6、6a、61、62裁切线20载板201第一接地金属层202裸空部203固接端204信号馈入线204c间距205间隙具体实施方式兹有关本专利技术的
技术实现思路
及详细说明，现配合图式说明如下：请参阅图1，为本专利技术的第一实施例的芯片信号元件制作流程示意图及图2～图10的各工艺中的结构示意图。同时一并参阅图2～图10，如图所示：本专利技术的第一实施例的芯片信号元件的制作方法，首先，如步骤S100，备有一基板1，该基板1的顶面上具有一上金属层2a及底面具有一下金属层2b(如图2及图3)。在本图式中，该基板1为印刷电路板。步骤S102，钻孔制作，以加工机具于该基板1所预定的单一颗芯片信号元件10(如图10)的区域里钻制有多个呈相对应排列的通孔11(如图2)。在本图式中，该些本文档来自技高网...

【技术保护点】
1.一种芯片信号元件的制作方法，其特征在于，包括：a)、备有一基板，该基板的顶面上具有一上金属层及该基板底面具有一下金属层；b)，在预定的每一颗芯片信号元件的区域里钻制有多个呈相对应排列的通孔；c)、第一次镀铜金属于该通孔的孔壁上，以形成多个导电层的第一导电层，以该第一导电层电性连结该上金属层及该下金属层；d)、第二次镀铜金属于该第一导电层的表面上形成该导电层的第二导电层；e)、利用以湿式或干式蚀刻技术于该基板的上金属层形成有一第一图案层，于该基板的下金属层上形成有一第二图案层，以该第一图案层及该第二图案层通过该导电层的连结，以形成螺旋状的辐射体；f)、将油墨成形于该基板的顶面及底面上，并覆盖该辐射体以形成防焊层，仅使该辐射体两端部分外露；g)、以化金工艺于该基板两端上的顶面及底面形成有一平整性的第一金属层，以该第一金属层与该辐射体两端部分外露电性连结，在于该第一金属层的表面上镀上一层的第二金属层，以形成该芯片信号元件的端电极；及h)、以裁切基板上每一列的该芯片信号元件，以形成具有螺旋状的辐射体的单一颗该芯片信号元件。

【技术特征摘要】
1.一种芯片信号元件的制作方法，其特征在于，包括：a)、备有一基板，该基板的顶面上具有一上金属层及该基板底面具有一下金属层；b)，在预定的每一颗芯片信号元件的区域里钻制有多个呈相对应排列的通孔；c)、第一次镀铜金属于该通孔的孔壁上，以形成多个导电层的第一导电层，以该第一导电层电性连结该上金属层及该下金属层；d)、第二次镀铜金属于该第一导电层的表面上形成该导电层的第二导电层；e)、利用以湿式或干式蚀刻技术于该基板的上金属层形成有一第一图案层，于该基板的下金属层上形成有一第二图案层，以该第一图案层及该第二图案层通过该导电层的连结，以形成螺旋状的辐射体；f)、将油墨成形于该基板的顶面及底面上，并覆盖该辐射体以形成防焊层，仅使该辐射体两端部分外露；g)、以化金工艺于该基板两端上的顶面及底面形成有一平整性的第一金属层，以该第一金属层与该辐射体两端部分外露电性连结，在于该第一金属层的表面上镀上一层的第二金属层，以形成该芯片信号元件的端电极；及h)、以裁切基板上每一列的该芯片信号元件，以形成具有螺旋状的辐射体的单一颗该芯片信号元件。2.根据权利要求1所述的芯片信号元件的制作方法，其特征在于，在步骤b与c之间更具有一步骤b1，该步骤b1是于每一列的该芯片信号元件的两侧形成有侧边孔。3.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，该侧边孔为长条状或圆形。4.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，该通孔直径为0.15mm。5.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，相邻该通孔之间的孔距离为0.20mm。6.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，该第一图案层由多条的直线及多条的电极线组成，以相对应电性连结该通孔中的导电层。7.根据权利要求6所述的芯片信号元件的制作方法，其特征在于，该第二图案层由多条的斜对角线及多个电极部组成，以斜对角电性连结该通孔中导电层。8.根据权利要求7所述的芯片信号元件的制作方法，其特征在于，该斜对角线及该直线的线宽为0.05mm，线距为0.05mm。9.根据权利要求2所述的芯片信号元件的制作方法，其特征在于，该防焊层的油墨为黑色的绝缘材料。10...

【专利技术属性】
技术研发人员：廖文照，蔡为闳，
申请(专利权)人：昌泽科技有限公司，
类型：发明
国别省市：中国台湾,71