有源阵列和随机存储器制造技术

本实用新型专利技术提供一种有源阵列和随机存储器，有源阵列包括半导体基板及有源区单元和隔离间隙构成的间距单元，其中，光刻胶曝光显影的最小尺寸为间距单元的奇数倍；随机存储器包括有源阵列、器件单元和浅槽隔离结构，器件单元形成于有源区单元上，填充隔离间隙以形成浅槽隔离结构。本实用新型专利技术的有源阵列通过提高光刻极限精度，以获得更小尺寸的间距单元，从而满足随机存储器中特定的小间距单元需求。

【技术实现步骤摘要】
有源阵列和随机存储器
本技术涉及半导体集成电路领域，尤其涉及一种有源阵列和随机存储器。
技术介绍
在随机存储器中，目前普遍的有源阵列(Activearray)如图1所示，单个器件单元1(Cell，在有源阵列中通过有源区单元line形成)和其相邻的浅槽隔离结构2(STI，在有源阵列中通过隔离间隙space形成)之间的间距称为一个间距单元3(Pitch)。现有技术中采用Pitchdoubling工艺，将原有的一个Pitch分为两个Pitch，从而缩小Pitch的尺寸，但是由于曝光有源区单元宽限制，现有工艺上光刻得到的间距单元尺寸和有源区单元宽不能满足某些更小的间距单元尺寸需求。
技术实现思路
本技术提供一种有源阵列和随机存储器，以解决以上现有技术中的至少一个技术问题。为达到上述目的，本技术一种有源阵列，包括：半导体基板；以及形成于所述半导体基板上的有源区单元和在相邻的所述有源区单元之间的隔离间隙构成的间隔单元；其中，光刻胶的曝光显影尺寸的最小特征尺寸为所述间距单元的特征尺寸的奇数倍。一种实施例中，所述间距单元的特征尺寸包括30nm为达到上述目的，本技术提供一种随机存储器，包括如上述实施例中所述的有源阵列；多个器件单元，形成于所述有源区单元上；以及浅槽隔离结构，通过将隔离材料填充于所述隔离间隙，形成于所述半导体衬底中。本技术在有源阵列提高光刻极限精度，以获得更小尺寸的间距单元，以使有源阵列以及随机存储器获得更小尺寸的间距单元，从而满足特定的小间距单元需求。上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本技术进一步的方面、实施方式和特征将会是容易明白的。附图说明在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本技术公开的一些实施方式，而不应将其视为是对本技术范围的限制。图1为现有技术中有源阵列的结构图。图2为本技术实施例中有源阵列制造的流程图。图3为本技术实施例中制造有源阵列步骤S10的结构图。图4为本技术实施例中制造有源阵列步骤S20的结构图。图5为本技术实施例中制造有源阵列步骤S30的结构图。图6为本技术实施例中制造有源阵列步骤S40的结构图。图7为本技术实施例中制造有源阵列步骤S50的结构图。图8为本技术实施例中制造有源阵列步骤S60的结构图。图9为本技术实施例中制造有源阵列步骤S70的结构图。图10为本技术实施例中半导体器件中有源阵列的结构图。图1中附图标记：1：器件单元，2：浅槽隔离结构，3：间距单元。图3至图10中附图标记：110半导体衬底，120光刻胶，121第一侧面，122第二侧面，130第一阻挡层，131掩膜部，132保护部，140牺牲层，141凹槽，150第二阻挡层，151遮挡部，160间距单元，160A隔离间隙，160B有源区单元。具体实施方式在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本技术的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。实施例一本实施例一种有源阵列的制造方法，参照图2所示，包括：步骤S10：参照图3所示，提供一半导体衬底110，在半导体衬底110上形成间隔设置的光刻胶120。步骤S20：参照图4所示，形成第一阻挡层130在所述半导体衬底110和所述光刻胶120上。步骤S30：参照图5所示，形成牺牲层140在所述第一阻挡层130上，其中，相邻两个所述光刻胶120之间的所述牺牲层140形成凹槽141。第一阻挡层130和牺牲层140的材料不同，以使进行单独刻蚀时不互相产生影响。步骤S40：参照图6所示，形成第二阻挡层150在所述牺牲层140上，以填充所述凹槽141。第二阻挡层150和牺牲层140的材料不同，以使进行单独刻蚀时不互相产生影响。步骤S50：参照图7所示，沿所述第二阻挡层150上表面向下去除所述第二阻挡层150，以露出所述牺牲层140的上表面，其中，所述凹槽141中的所述第二阻挡层150形成遮挡部151。步骤S60：参照图8所示，以所述遮挡部151作为掩膜从所述牺牲层140的上表面向下刻蚀所述牺牲层140和第一阻挡层130，直至显露所述光刻胶120的上表面。所述第一阻挡层130具有贴附于所述光刻胶120的侧面的掩膜部131以及位于所述牺牲层140和所述半导体衬底110之间的保护部132，所述掩膜部131的纵向厚度大于所述保护部132的纵向厚度。刻蚀显露所有所述光刻胶120的上表面停止刻蚀，以方便移除半导体衬底110上所有的光刻胶120。步骤S70：参照图9所示，移除所述光刻胶120，并沿所述牺牲层140的显露部分向下刻蚀所述牺牲层，直至显露所述第一阻挡层130的所述保护部132，以及继续刻蚀显露的所述第一阻挡层130的所述保护部132，直至显露所述半导体衬底110，以在所述半导体衬底110上形成由所述第一阻挡层130的所述掩膜部131以及包括所述第二阻挡层150的所述遮挡部151所构成的多个阻挡结构。所述阻挡结构还包括在所述遮挡部151下方的所述牺牲层140和所述第一阻挡层130，以组成掩膜堆叠层。其中，所述牺牲层140刻蚀过程由于厚度大而向两侧凹陷，且凹陷部分不影响所述第一阻挡层130的刻蚀部分。步骤S80：参照图10所示，形成用于构建有源阵列的间距单元160，包括以所述阻挡结构作为掩膜刻蚀所述半导体衬底110，以形成隔离间隙160A；移除所述阻挡结构形成有源区单元160B；以及一个所述有源区单元160B及其相邻的一个所述隔离间隙160A构成一个间距单元160。一个所述有源区单元160B及其相邻的一个所述隔离间隙160A的间距构成一个单元间距。本实施例在无法减小光刻胶120尺寸的情况下，通过改变在半导体衬底110上材料的沉积方式和刻蚀方式，形成多个有源区单元160B和隔离间隙160A，提高光刻极限精度，以构成更小尺寸的间距单元160，以使有源阵列获得更小尺寸的间距单元160，从而满足特定的小间距单元160需求。一种实施例中，相邻所述光刻胶120之间的曝光显影的最小尺寸为所述间距单元160尺寸的奇数倍。一种实施例中，参照图3和图10所示，所述光刻胶120包括第一侧面121和相对于所述第一侧面121的第二侧面122，且相邻两个光刻胶121的第一侧面121之间的距离为曝光显影的最小尺寸，(曝光显影的最小尺寸为A，且已在图3和图10中标注)，其中，所述半导体衬底110与所述曝光显影的最小尺寸的对应位置上包括三个所述间距单元160，(间距单元160的间距为B，且已在图10中标注)从而减小每个间距单元160的尺寸，从而获得更小的间距单元160尺寸。通常光刻胶的曝光显影的最小尺寸为80～90nm，则获取的间距单元160的尺寸在30nm左右。图3和图10中A和B均代表距离，A为曝光显影的间隔距离，B为单元间隔。一种实施例中，间距单元160的尺寸包括30nm，本实施例制造的间距单元160的最小尺寸可达到30nm本文档来自技高网...

【技术保护点】
1.一种有源阵列，其特征在于，包括：半导体基板；以及形成于所述半导体基板中的有源区单元和在相邻的所述有源区单元之间的隔离间隙构成的间距单元；其中，光刻胶的曝光显影尺寸的最小特征尺寸为所述间距单元的特征尺寸的奇数倍。

【技术特征摘要】
1.一种有源阵列，其特征在于，包括：半导体基板；以及形成于所述半导体基板中的有源区单元和在相邻的所述有源区单元之间的隔离间隙构成的间距单元；其中，光刻胶的曝光显影尺寸的最小特征尺寸为所述间距单元的特征尺寸的奇数倍。2.如权利要求1所述的...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34