静电保护器件制造技术

本发明专利技术提供一种静电保护器件，包括衬底、在所述衬底内设有深N阱，在深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，第一N阱内从左到右依次设有第一N+注入区以及第一P+注入区，第一P阱内依次设有第二N+注入区、第二P+注入区以及第三N+注入区，第二N阱内依次设有第三P+注入区以及第四N+注入区，第一N+注入区以及第一P+注入区均与阳极相连，第三P+注入区以及第四N+注入区均与阴极相连，静电保护器件的形状为轴对称的八边形。本发明专利技术提出的静电保护器件，可提高维持电压，增强ESD鲁棒性。

【技术实现步骤摘要】
静电保护器件
本专利技术涉及集成电路静电防护
，特别是涉及一种静电保护器件。
技术介绍
在集成电路的各个环节中，都有可能产生电荷的累积。在一定的条件下，电荷会发生转移，瞬间通过的大电流有可能超过器件的临界值而导致芯片烧毁。统计数据表明：静电放电(ElectroStaticDischarge,ESD)是集成电路失效的最主要原因，特别在功率集成电路中表现得更为突出。因此静电放电问题成为设计者最需关注的问题。为了削减集成电路中因静电释放所造成的经济损失，最为有效的方法是对集成电路的各个输入、输出端口设计相应的高效能比的ESD保护器件。目前针对常规低压工艺的ESD保护措施相对已经较为成熟，常用的ESD保护器件结构包括二极管、双极型晶体管、栅极接地NMOS管以及SCR器件。SCR器件因具有较高的品质，被认为是ESD保护效率最高的器件。ESD保护器件在应用中，需要在满足鲁棒性标准的同时，保证维持电压高于被保护电路的工作电压。然而，现有的静电保护器件，在实际应用中，难以保证较高的维持电压，在一定程度上影响了实际应用。
技术实现思路
鉴于上述状况，本专利技术的目的是为了解决现有技术中，现有的静电保护器件难以保证较高的维持电压，在一定程度上影响了实际应用的问题。本专利技术提出一种静电保护器件，其中，包括衬底、在所述衬底内设有深N阱，在所述深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，所述第一N阱内从左到右依次设有第一N+注入区以及第一P+注入区，所述第一P阱内依次设有第二N+注入区、第二P+注入区以及第三N+注入区，所述第二N阱内依次设有第三P+注入区以及第四N+注入区，所述第一N+注入区以及所述第一P+注入区均与阳极相连，所述第三P+注入区以及所述第四N+注入区均与阴极相连，所述第一N阱、所述第一P阱以及所述第二N阱组成第一NPN晶体管，所述第二N阱、所述第一P阱以及所述第一N阱组成第二NPN晶体管，所述第一N阱、所述第一P阱以及所述第一N+注入区组成第三NPN晶体管，所述静电保护器件的形状为轴对称的八边形。本专利技术提出的静电保护器件，由于第三NPN晶体管的基极和集电极与第一NPN晶体管的基极短接，第一NPN晶体管与第三NPN晶体管的集电极短接，因此对主通路的SCR结构产生钳位作用，可提高维持电压；此外，由于本专利技术提出的静电保护器件的形状为轴对称的八边形，且为紧密排布结构，将阴极与阳极分别置于两个不同的八边形结构中，保证了正向与反向的静电泄放能力相同，充分利用了面积，在多个方向均可泄放电流，具有较强的ESD鲁棒性。另外，本专利技术提出的静电保护器件，还可以具有如下附加的技术特征：所述静电保护器件，其中，所述第二N+注入区、所述第二P+注入区以及所述第三N+注入区之间相互连接。所述静电保护器件，其中，所述第一P+注入区与所述第二N+注入区之间，以及所述第三N+注入区与所述第三P+注入区之间均嵌入LDMOS结构。所述静电保护器件，其中，所述第一P+注入区、所述第一N阱以及所述第一P阱组成第一PNP晶体管。所述静电保护器件，其中，所述第三P+注入区、所述第二N阱以及所述第一P阱组成第二PNP晶体管。所述静电保护器件，其中，所述第二N阱、所述第一P阱以及所述第三N+注入区组成第四NPN晶体管。所述静电保护器件，其中，所述高压静电防护器件从阳极到阴极包括两条静电泄放路径，第一条路径为所述第一P+注入区、所述第一N阱、所述第一P阱、所述第二N阱以及所述第四N+注入区，第二条路径为所述第一P+注入区、所述第一N阱、所述第一P阱、所述第二P+注入区、所述第三N+注入区、所述第一P阱、所述第二N阱以及所述第四N+注入区。所述静电保护器件，其中，所述高压静电防护器件从阴极到阳极包括两条静电泄放路径，第一条路径为所述第三P+注入区、所述第二N阱、所述第一P阱、所述第一N阱以及所述第一N+注入区，第二条路径为所述第三P+注入区、所述第二N阱、所述第一P阱、所述第二P+注入区、所述第二N+注入区、所述第一P阱、所述第一N阱以及所述第一N+注入区。所述静电保护器件，其中，所述衬底为P型衬底。附图说明图1为现有技术中高压双向静电防护器件的剖面图；图2为图1所示的高压双向静电防护器件的半边等效电路图；图3为本专利技术一实施例提出静电防护器件的剖面图；图4为图3所示的静电防护器件的半边等效电路图；图5为图3所示的静电防护器件的共质心版图；图6为图3所示的静电防护器件的阴极阳极完全对称版图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。附图中给出了本专利技术的若干实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。现有的静电保护器件，在实际应用中，难以保证较高的维持电压，在一定程度上影响了实际应用。请参阅图1与图2，现有的八边形版图的静电保护器件，将阳极放在最内层，阴极放在外层，此类原子壳2p结构不具备对称性，使得正向与反向静电泄放能力不一致，且无法提供较高的维持电压。为了解决这一技术问题，本专利技术提出一种静电保护器件，请参阅图3至图6，对于本专利技术提出的静电保护器件，其中，包括衬底100，其中在本实施例中，上述的衬底为P型衬底。其中，在上述的衬底100内设有深N阱200。在上述的深N阱200内从左到右依次设有第一N阱300、第一P阱301以及第二N阱302。其中，在上述的第一N阱300内从左到右依次设有第一N+注入区400以及第一P+注入区401。在上述的第一P阱301内依次设有第二N+注入区402、第二P+注入区403以及第三N+注入区404。在上述的第二N阱302内依次设有第三P+注入区405以及第四N+注入区406。从图3中可以看出，上述的第一N+注入区400以及第一P+注入区401均与阳极相连，上述的第三P+注入区405以及第四N+注入区406均与阴极相连。与此同时，第二N+注入区402、第二P+注入区403以及第三N+注入区404之间相互连接。在第一P+注入区401与第二N+注入区402之间嵌有第一LDMOS器件500，在第三N+注入区404与第三P+注入区405之间均嵌有第二LDMOS器件501本文档来自技高网...

【技术保护点】
1.一种静电保护器件，其特征在于，包括衬底、在所述衬底内设有深N阱，在所述深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，所述第一N阱内从左到右依次设有第一N+注入区以及第一P+注入区，所述第一P阱内依次设有第二N+注入区、第二P+注入区以及第三N+注入区，所述第二N阱内依次设有第三P+注入区以及第四N+注入区，所述第一N+注入区以及所述第一P+注入区均与阳极相连，所述第三P+注入区以及所述第四N+注入区均与阴极相连，所述第一N阱、所述第一P阱以及所述第二N阱组成第一NPN晶体管，所述第二N阱、所述第一P阱以及所述第一N阱组成第二NPN晶体管，所述第一N阱、所述第一P阱以及所述第一N+注入区组成第三NPN晶体管，所述静电保护器件的形状为轴对称的八边形。

【技术特征摘要】
1.一种静电保护器件，其特征在于，包括衬底、在所述衬底内设有深N阱，在所述深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，所述第一N阱内从左到右依次设有第一N+注入区以及第一P+注入区，所述第一P阱内依次设有第二N+注入区、第二P+注入区以及第三N+注入区，所述第二N阱内依次设有第三P+注入区以及第四N+注入区，所述第一N+注入区以及所述第一P+注入区均与阳极相连，所述第三P+注入区以及所述第四N+注入区均与阴极相连，所述第一N阱、所述第一P阱以及所述第二N阱组成第一NPN晶体管，所述第二N阱、所述第一P阱以及所述第一N阱组成第二NPN晶体管，所述第一N阱、所述第一P阱以及所述第一N+注入区组成第三NPN晶体管，所述静电保护器件的形状为轴对称的八边形。2.根据权利要求1所述的静电保护器件，其特征在于，所述第二N+注入区、所述第二P+注入区以及所述第三N+注入区之间相互连接。3.根据权利要求2所述的静电保护器件，其特征在于，所述第一P+注入区与所述第二N+注入区之间，以及所述第三N+注入区与所述第三P+注入区之间均嵌入LDMOS结构。4.根据权利要求1所述的静电保护器件，其特征在于，所述第一P+注入区、所述第一N阱以及所...

【专利技术属性】
技术研发人员：陈卓俊，曾云，彭伟，金湘亮，吴志强，
申请(专利权)人：湖南大学，
类型：发明
国别省市：湖南,43