一种低压触发高维持电压可控硅整流器静电释放器件制造技术

本发明专利技术公开了一种低压触发高维持电压可控硅整流器静电释放器件，包括P型衬底；P型衬底中设有第一N阱、P阱；第一N阱中设有第一N+注入区、第一P+注入区；P阱中设有第二N阱、第三N+注入区、第三N阱、第二P+注入区；第一N阱和P阱之间跨接有第二N+注入区；第二N+注入区和第三N+注入区之间为多晶硅栅；第二N+注入区、多晶硅栅、第三N+注入区构成寄生MOSFET场效应管结构。本发明专利技术通过在P阱中加入两个N阱，使得寄生NPN的发射极面积增大，以增加失效电流；另外器件在击穿导通后能够使得电流泄放路径增长，流经的阱电阻增大，能够使得器件更加快速开启，从而提高器件的维持电压和失效电流，可有效避免闩锁效应。

【技术实现步骤摘要】
一种低压触发高维持电压可控硅整流器静电释放器件
本专利技术涉及静电防护领域，特别涉及一种低压触发高维持电压可控硅整流器静电释放器件。
技术介绍
静电放电（Electro-StaticDischarge，ESD）是集成电路在制造、封装、测试、输运、装配和使用过程中不可避免的现象。产生静电放点有内在原因和外在原因，因静电在集成电路失效的各种原因中占到了58%，对集成电路的可靠性构成了严重威胁。对集成电路进行静电保护的途径有二：一是控制和减少静电产生和放电的发生，例如使用静电防护服、防静电腕带等；二是在芯片外围设计静电泄放器件，为静电提供泄放通路。途径二中的静电泄放器件相当于芯片内的“避雷针”，避免静电放电时电流流入IC内部电路而造成损伤，它是目前最直接和常见的一种保护措施。但是，随着器件的特征尺寸不断减小和集程度不断提高，ESD器件的设计窗口越来越小，难度越来越大，需要一种占用芯片面积小且泄放静电能力好的ESD保护器件，这成为了集成电路工程师所要面临的挑战。传统SCR(SiliconControlledRectifier)器件，该器件处于工作状态时，维持电压很低，所以能够承受足够高的ES本文档来自技高网...

【技术保护点】
1.一种低压触发高维持电压可控硅整流器静电释放器件，其特征在于：包括P型衬底；所述P型衬底中设有第一N阱、P阱，且第一N阱右侧与P阱左侧连接；所述第一N阱中从左至右依次设有第一N+注入区、第一P+注入区；所述P阱中从左至右依次设有第二N阱、第三N+注入区、第三N阱、第二P+注入区，其中第三N+注入区横跨在第三N阱左侧与P阱交界处；所述第一N阱和P阱之间跨接有第二N+注入区，且第二N+注入区的右侧位于第二N阱的上方；所述第二N+注入区和第三N+注入区之间为多晶硅栅；所述第一N+注入区、第一P+注入区连接在一起并作为器件的阳极；所述多晶硅栅、第三N+注入区、第二P+注入区连接在一起并作为器件的阴极...

【技术特征摘要】
1.一种低压触发高维持电压可控硅整流器静电释放器件，其特征在于：包括P型衬底；所述P型衬底中设有第一N阱、P阱，且第一N阱右侧与P阱左侧连接；所述第一N阱中从左至右依次设有第一N+注入区、第一P+注入区；所述P阱中从左至右依次设有第二N阱、第三N+注入区、第三N阱、第二P+注入区，其中第三N+注入区横跨在第三N阱左侧与P阱交界处；所述第一N阱和P阱之间跨接有第二N+注入区，且第二N+注入区的右侧位于第二N阱的上方；所述第二N+注入区和第三N+注入区之间为多晶硅栅；所述第一N+注入区、第一P+注入区连接在一起并作为器件的阳极；所述多晶硅栅、第三N+注入区、第二P+注入区连接在一起并作为器件的阴极；所述第二N+注入区、多晶硅栅、第三N+注入区构成寄生MOSFET场效应管结构。2.根据权利要求1所述的低压触发高维持电压可控硅整流器静电释放器件，其特征在于：所述第一N+注入区左侧和P型衬底左侧边缘之间为第一场氧隔离区，第一N+注入区右侧与第一P+注入区左侧连接，第一P+注入区右侧和第二N+注入区左侧之间为第二场氧隔离区，第二N+注入区右侧和第三N+注入区左侧之间...

【专利技术属性】
技术研发人员：汪洋，陈锡均，周子杰，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：湖南,43