一种具有32级分辨率的低功耗线性插值电路制造技术

本发明专利技术公开了一种具有32级分辨率的低功耗线性相位插值电路，通过并联设置32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；每一个所述插值单元电路的端口分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照线性定规律变化，保证了相位插值器有较高的线性度；使能信号en为32位温度计码，当每次所述使能信号改变时，32位温度计码有且只有1个比特位发生跳变，同时保证每个比特位对应的相位变化量一致，即保证相位变化量有较好的线性度；实现了相位的32级分辨率调节，提高了分辨率。

【技术实现步骤摘要】
一种具有32级分辨率的低功耗线性插值电路
本专利技术属于集成电路设计
，具体涉及一种具有32级分辨率的低功耗线性插值电路。
技术介绍
相位插值器作为时钟数据恢复电路(CDR)中的关键模块，相位插值器的非线性会直接影响时钟数据恢复电路的动态特性，当输入数据与本地时钟存在频率差时，还会影响它的抖动容限。相位插值器用于在高速信号传输电路中产生精确对齐的时钟。当传输链路中没有明确的时钟信号时，通常就需要时钟数据恢复电路从数据流中恢复出时钟信号。相位插值器的一种传统实现方法即是将相位与输出负载混合。这种相位插值器的设计是基于一个MOS电流模式逻辑(MOScurrentmodelogic，MCML)的差分缓存来实现。经典的MCML逻辑主要由下拉网络开关、上拉电阻和恒流基准源三部分组成。信号以全差分形式输入，差分下拉网络相当于开关的作用，使一边通路打开，另一边通路关闭，从而驱使偏置电流只流过一边通路，然后通过上拉电阻，实现电平的输出。如图1所示，传统的相位插值器是基于MCML逻辑的缓存产生一个差分输出信号VOUT+和VOUT-，它的两个差分输入信号为VIN+和VIN-。差分负载的输入为电压信本文档来自技高网...

【技术保护点】
1.一种具有32级分辨率的低功耗线性相位插值电路，其特征在于，包括并联设置的32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；其中每一个所述插值单元电路的端口t1、t2、t3、及t4，其均并没有连接到电源或者接地地，而是分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照一定规律变化；32个所述插值单元电路的时钟输入均为CK1和CK2；8个相位相差45°的时钟信号CKi

【技术特征摘要】
1.一种具有32级分辨率的低功耗线性相位插值电路，其特征在于，包括并联设置的32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；其中每一个所述插值单元电路的端口t1、t2、t3、及t4，其均并没有连接到电源或者接地地，而是分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照一定规律变化；32个所述插值单元电路的时钟输入均为CK1和CK2；8个相位相差45°的时钟信号CKi<8:1>经两个四选一选择器MUX4，选择得到2个相位相差45°的时钟信号CK1和CK2，作为相位插值的时钟输入；译码器输出的选...

【专利技术属性】
技术研发人员：唐枋，
申请(专利权)人：重庆湃芯入微科技有限公司，
类型：发明
国别省市：重庆,50