同源时序自适应方法、装置和芯片制造方法及图纸

本申请实施例提供一种同源时序自适应方法、装置和芯片。其中，装置包括：多相位产生器、边沿检测器、相位配置器和数据采样器；多相位产生器，用于根据时钟信号生成N个等差相位的相位时钟信号；边沿检测器，用于根据相位配置器配置的N个相位时钟信号对数据信号进行跳变沿检测，判断数据信号是否存在跳变沿；相位配置器，用于在边沿检测器确定数据信号存在跳变沿时，根据跳变沿对应的两个相位相邻的相位时钟信号确定采样时钟信号；数据采样器，用于根据相位配置器确定的采样时钟信号对数据信号进行采样，获得第一采样信号。本申请实施例提供的同源时序自适应装置，简化了PCB的布线复杂度，节省了PCB的占用面积，降低了成本。

【技术实现步骤摘要】
同源时序自适应方法、装置和芯片
本申请实施例涉及电子
，尤其涉及一种同源时序自适应方法、装置和芯片。
技术介绍
在印刷线路板(PrintedCircuitBoard，PCB)的设计中，芯片间同步并行接口是芯片间互联的主要接口形式，例如，介质无关接口(MediaIndependentInterface，MII)。同步并行接口是能够按照规定的性能水平提供定时信息的物理接口，实现了发送端芯片与接收端芯片之间时钟信号和数据信号的传输，使得接收端芯片可以根据时钟信号对数据信号进行采样获得数据。目前，发送端芯片通过同步并行接口同时发出数据信号和时钟信号，数据信号和时钟信号之间保持一定的相位关系。通常，时钟信号的跳变沿在待采样数据信号的中心位置。为了保证数据信号和时钟信号在到达接收端芯片时相位不发生变化，PCB上通常采用等长布线设计。图1为现有的PCB布线示意图，如图1所示，图中的弯曲部分就是为了布线等长而特意设计的绕线。但是，绕线占用了PCB上额外的面积，浪费了PCB的空间，同时也增加了PCB的成本。
技术实现思路
本申请实施例提供一种同源时序自适应方法、装置和芯片，可以简化PCB的布线复杂度，节省PCB的占用面积，降低了成本。第一方面，本申请实施例提供一种同源时序自适应装置。该装置可以包括：多相位产生器、边沿检测器、相位配置器和数据采样器。其中，多相位产生器分别与边沿检测器、相位配置器和数据采样器电连接，相位配置器分别与边沿检测器和数据采样器电连接。多相位产生器，用于获取时钟信号。根据时钟信号生成N个等差相位的相位时钟信号。边沿检测器，用于获取数据信号。根据相位配置器配置的N个相位时钟信号对数据信号进行跳变沿检测，判断数据信号是否存在跳变沿。相位配置器，用于为边沿检测器配置N个相位时钟信号。在边沿检测器确定数据信号存在跳变沿时，根据跳变沿对应的两个相位相邻的相位时钟信号确定采样时钟信号。数据采样器，用于获取数据信号。根据相位配置器确定的采样时钟信号对数据信号进行采样，获得第一采样信号。通过第一方面提供的同源时序自适应装置，多相位产生器生成了N个相位时钟信号。通过这N个相位时钟信号，获得了N个具有相同相位差的相位分段。边沿检测器根据N个相位时钟信号确定数据信号是否有跳变沿。如果数据信号有跳变沿，就将数据信号的跳变沿确定在了一个固定的相位分段中。进而相位配置器可以根据数据信号的跳变沿对应的两个相位相邻的相位时钟信号，来确定与数据信号相匹配的采样时钟信号。由于通过相位分段的方式确定了采样时钟信号，可以将数据信号和采样时钟信号之间的相位进行匹配，因此实现了时序自适应。不需要在芯片间通信时设计等长布线。简化了PCB的布线复杂度，节省了PCB的占用面积，降低了成本。而节省的PCB面积可以设计其他电路，进而提升了PCB的面积有效利用率。可选的，在第一方面的一种可能的实施方式中，多相位产生器可以包括：锁相环和至少N个D触发器。锁相环分别与至少N个D触发器的时钟引脚电连接。第一个D触发器的数据输入引脚用于获取时钟信号，第一个D触发器的数据输出引脚与第二个D触发器的数据输入引脚电连接，剩余的D触发器以此类推依次电连接。至少N个D触发器中的N个D触发器的数据输出引脚分别输出N个等差相位的相位时钟信号。锁相环，用于对时钟信号进行N倍倍频，获得倍频信号。D触发器，用于根据倍频信号对数据输入引脚上的信号进行采样。通过该可能的实施方式提供的同源时序自适应装置，提供了多相位产生器的一种具体实现方式。可以应用锁相环和至少N个D触发器构成的电路生成了N个等差相位的相位时钟信号。可选的，在第一方面的一种可能的实施方式中，D触发器的数目可以为N+2个，从第三个D触发器开始输出相位时钟信号。通过该可能的实施方式提供的同源时序自适应装置，第一个D触发器和第二个D触发器可以用于避免亚稳态问题。可选的，在第一方面的一种可能的实施方式中，边沿检测器具体用于：根据N个相位时钟信号中两个相位相邻的相位时钟信号分别对数据信号进行采样，获得第二采样信号和第三采样信号。若第二采样信号和第三采样信号的异或运算结果为1，则确定数据信号存在跳变沿。若第二采样信号和第三采样信号的异或运算结果为0，则确定数据信号不存在跳变沿。可选的，在第一方面的一种可能的实施方式中，相位配置器具体用于：将两个相位相邻的相位时钟信号中的任意一个作为第一基准时钟信号。将与第一基准时钟信号相差M个等差相位的相位时钟信号，作为采样时钟信号。可选的，在第一方面的一种可能的实施方式中，若数据信号为多路，同源时序自适应装置还可以包括数据同步采样器。数据同步采样器分别与多相位产生器、数据采样器和相位配置器电连接。相位配置器还用于，根据每路数据信号分别对应的采样时钟信号，确定同步采样时钟信号。数据同步采样器，用于根据相位配置器确定的同步采样时钟信号对每路数据信号分别对应的第一采样信号进行采样，获得并行采样信号。通过该可能的实施方式提供的同源时序自适应装置，提供了当数据信号为多路时的同源时序自适应装置。实现了多路数据信号的时序自适应，简化了PCB的布线复杂度，节省了PCB的占用面积，降低了成本。可选的，在第一方面的一种可能的实施方式中，相位配置器具体用于：将所有采样时钟信号中相位最大的采样时钟信号作为第二基准时钟信号，将相位最小的采样时钟信号作为第三基准时钟信号；在第二基准时钟信号与下一个时钟周期中第三基准时钟信号的相位之间确定一个等差相位，将等差相位在当前时钟周期中对应的相位时钟信号作为同步采样时钟信号。可选的，在第一方面的一种可能的实施方式中，若多路数据信号为并行处理，相位配置器还用于：在预设时间段内确定每路数据信号分别对应的采样时钟信号。通过该可能的实施方式提供的同源时序自适应装置，通过设置预设时间段，可以避免出现因为某路数据信号无法确定采样时钟信号而导致的确定同步采样时钟信号的时间增长的问题。可选的，在第一方面的一种可能的实施方式中，边沿检测器根据相位配置器配置的N个相位时钟信号对数据信号进行跳变沿检测，判断数据信号是否存在跳变沿，可以采用并行处理方式，也可以采用串行处理方式。第二方面，本申请实施例提供一种同源时序自适应方法。其中，该方法可以包括：获取数据信号和时钟信号。根据时钟信号生成N个等差相位的相位时钟信号。根据N个相位时钟信号对数据信号进行跳变沿检测，判断数据信号是否存在跳变沿。若数据信号存在跳变沿，则根据跳变沿对应的两个相位相邻的相位时钟信号，确定采样时钟信号。根据采样时钟信号对数据信号进行采样，获得第一采样信号。可选的，在第二方面的一种可能的实施方式中，根据时钟信号生成N个等差相位的相位时钟信号，可以包括：采用锁相环对时钟信号进行N倍倍频，获得倍频信号。采用D触发器根据倍频信号对时钟信号进行采样，获得N个等差相位的相位时钟信号。可选的，在第二方面的一种可能的实施方式中，根据N个相位时钟信号对数据信号进行跳变沿检测，判断数据信号是否存在跳变沿，可以包括：根据N个相位时钟信号中两个相位相邻的相位时钟信号分别对数据信号进行采样，获得第二采样信号和第三采样信号。若第二采样信号和第三采样信号的异或运算结果为1，则确定数据信号存在跳变沿。若第二采样信号和第三采样信号的异或运算结果为0，则确定本文档来自技高网...

【技术保护点】
1.一种同源时序自适应装置，其特征在于，包括：多相位产生器、边沿检测器、相位配置器和数据采样器；所述多相位产生器分别与所述边沿检测器、所述相位配置器和所述数据采样器电连接，所述相位配置器分别与所述边沿检测器和所述数据采样器电连接；所述多相位产生器，用于获取时钟信号；根据所述时钟信号生成N个等差相位的相位时钟信号；所述相位时钟信号的频率与所述时钟信号的频率相同，N为大于4的正整数；所述边沿检测器，用于获取数据信号；根据所述相位配置器配置的所述N个相位时钟信号对所述数据信号进行跳变沿检测，判断所述数据信号是否存在跳变沿；所述相位配置器，用于为所述边沿检测器配置所述N个相位时钟信号；在所述边沿检测器确定所述数据信号存在跳变沿时，根据所述跳变沿对应的两个相位相邻的相位时钟信号确定采样时钟信号；所述数据采样器，用于获取所述数据信号；根据所述相位配置器确定的所述采样时钟信号对所述数据信号进行采样，获得第一采样信号。

【技术特征摘要】
1.一种同源时序自适应装置，其特征在于，包括：多相位产生器、边沿检测器、相位配置器和数据采样器；所述多相位产生器分别与所述边沿检测器、所述相位配置器和所述数据采样器电连接，所述相位配置器分别与所述边沿检测器和所述数据采样器电连接；所述多相位产生器，用于获取时钟信号；根据所述时钟信号生成N个等差相位的相位时钟信号；所述相位时钟信号的频率与所述时钟信号的频率相同，N为大于4的正整数；所述边沿检测器，用于获取数据信号；根据所述相位配置器配置的所述N个相位时钟信号对所述数据信号进行跳变沿检测，判断所述数据信号是否存在跳变沿；所述相位配置器，用于为所述边沿检测器配置所述N个相位时钟信号；在所述边沿检测器确定所述数据信号存在跳变沿时，根据所述跳变沿对应的两个相位相邻的相位时钟信号确定采样时钟信号；所述数据采样器，用于获取所述数据信号；根据所述相位配置器确定的所述采样时钟信号对所述数据信号进行采样，获得第一采样信号。2.根据权利要求1所述的装置，其特征在于，所述多相位产生器包括：锁相环和至少N个D触发器；所述锁相环分别与所述至少N个D触发器的时钟引脚电连接；第一个D触发器的数据输入引脚用于获取所述时钟信号，第一个D触发器的数据输出引脚与第二个D触发器的数据输入引脚电连接，剩余的D触发器以此类推依次电连接；所述至少N个D触发器中的N个D触发器的数据输出引脚分别输出所述N个等差相位的相位时钟信号；所述锁相环，用于对所述时钟信号进行N倍倍频，获得倍频信号；所述D触发器，用于根据所述倍频信号对数据输入引脚上的信号进行采样。3.根据权利要求2所述的装置，其特征在于，所述D触发器的数目为N+2个，从第三个D触发器开始输出所述相位时钟信号。4.根据权利要求1所述的装置，其特征在于，所述边沿检测器具体用于：根据所述N个相位时钟信号中每两个相位相邻的相位时钟信号分别对所述数据信号进行采样，获得第二采样信号和第三采样信号；若所述第二采样信号和所述第三采样信号的异或运算结果为1，则确定所述数据信号存在跳变沿；若所述第二采样信号和所述第三采样信号的异或运算结果为0，则确定所述数据信号不存在跳变沿。5.根据权利要求1所述的装置，其特征在于，所述相位配置器具体用于：将所述两个相位相邻的相位时钟信号中的任意一个作为第一基准时钟信号；将与所述第一基准时钟信号相差M个等差相位的相位时钟信号，作为所述采样时钟信号，M为大于1且小于N的正整数；所述采样时钟信号与所述第一基准时钟信号位于时钟信号的一个周期中。6.根据权利要求1至5任一项所述的装置，其特征在于，若所述数据信号为多路，所述装置还包括数据同步采样器；所述数据同步采样器分别与所述多相位产生器、所述数据采样器和所述相位配置器电连接；所述相位配置器还用于，根据每路数据信号分别对应的采样时钟信号，确定同步采样时钟信号；所述数据同步采样器，用于根据所述相位配置器确定的所述同步采样时钟信号对每路数据信号分别对应的第一采样信号进行采样，获得并行采样信号。7.根据权利要求6所述的装置，其特征在于，所述相位配置器具体用于：将所有采样时钟信号中相位最大的采样时钟信号作为第二基准时钟信号，将相位最小的采样时钟信号作为第三基准时钟信号；在...

【专利技术属性】
技术研发人员：薛建林，何智，卢艳东，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44