基于FPGA的采样值线性插值运算器及运算方法技术

本发明专利技术涉及一种基于FPGA的采样值线性插值运算器及运算方法，该运算器包括：加/减法器、乘法器、运算数据调度器、查表单元和截位运算器，借助中间参数对线性插值运算公式逐级进行拆分，归类为只有加减法和乘法运算，采用时分复用方式按步加载中间参数进行运算，并根据当前的数据帧接收时刻间隔t2-t1和其预设下限值T查表读取比例系数k，用于与截位运算器一起代替除法运算用到线性插值运算中，获得要求的Vx值。本发明专利技术通过查表方式省去直接的除法运算，通过时分复用方式减少加/减法器、乘法器的数量，节省大量的资源。在完成既定功能的前提下使原本极为紧张的硬件资源占用情况得到有效缓解，并为后期不更换FPGA芯片的情况下进行产品升级留出了资源余量。

【技术实现步骤摘要】
基于FPGA的采样值线性插值运算器及运算方法
本专利技术涉及变电站采样值处理
，尤其涉及一种基于FPGA的采样值线性 插值运算器及运算方法。
技术介绍
插值运算是智能变电站采样值处理装置的重要功能之一，用于将远方采集的数据 流变换为等效于本地采集的数据流。线性插值运算是插值运算中最基本、最常用的一种，它 利用在tl、t2时刻对变量Vt采集到的采样值VI、V2,同时假定在Vt-t坐标系中tx时刻 的采样值Vx与VI、V2在一条直线上，从而以解线性方程的方式求得Vx的值，其运算公式

【技术保护点】
一种基于FPGA的采样值线性插值运算器，用于根据t1、t2时刻对变量Vt采集到的采样值V1、V2求得tx时刻的采样值Vx，其特征在于：包括一加/减法器，用于在运算数据调度器的指示下设置加法或减法模式，执行加法或减法运算；一乘法器，用于在运算数据调度器的指示下执行乘法运算；一运算数据调度器，用于按数据处理顺序加载数据至加/减法器和乘法器，向其发出运算指令并能对加/减法器进行加/减设置；一查表单元，用于根据当前的数据帧接收时刻间隔t2‑t1和其预设下限值T读取比例系数k，k用于与截位运算器一起代替除法运算用到线性插值运算中；一截位运算器，用于对运算结果进行精确处理，获得要求的Vx值。

【技术特征摘要】
1. 一种基于FPGA的采样值线性插值运算器，用于根据11、t2时刻对变量Vt采集到的 采样值VI、V2求得tx时刻的采样值Vx，其特征在于：包括 一加/减法器，用于在运算数据调度器的指示下设置加法或减法模式，执行加法或减 法运算； 一乘法器，用于在运算数据调度器的指示下执行乘法运算； 一运算数据调度器，用于按数据处理顺序加载数据至加/减法器和乘法器，向其发出 运算指令并能对加/减法器进行加/减设置； 一查表单元，用于根据当前的数据帧接收时刻间隔t2-tl和其预设下限值T读取比例 系数k，k用于与截位运算器一起代替除法运算用到线性插值运算中； 一截位运算器，用于对运算结果进行精确处理，获得要求的Vx值。2. 根据权利要求1所述的基于FPGA的采样值线性插值运算器，其特征在于：加/减法 器所进行的运算包括t2-tl、t2-tl-T、tx-tl、tn=T_tm以及P=tm*V2+tn*Vl中的加法运算。3. 根据权利要求1所述的基于FPGA的采样值线性插值运算器，其特征在于：乘法器所 进行的运算包括tm*V2、tn*Vl、Q=P*U及tm=(tx-tl)*k中的乘法运算，其中U的值通过对 2VT的计算结果四舍五入后取整获得。4. 根据权利要求3所述的基于FPGA的采样值线性插值运算器，其特征在于：截位运算 器是对乘法器输出的Q值取绝对值后截去q位，即除以2%之后进行四舍五入后恢复取绝对 值之前的正负号，得到Vx值。5. 根据权利要求1至4任一项所述的基于FPGA的采样值线性插值运算器，其特征在 于：还包括一判越限器，用于将数据帧接收时刻间隔t2-tl与预设的帧间隔上限值、下限值 进行比较，若越限则发出告警信号，外部电路收到此信号后对运算器各模块进行复位。6. 根据权利要求5所述的基于FPGA的采样值线性插值运算器，其特征在于：查表单元 以t2-tl-T为地址查询一个FPGA芯片内置的存储区块，存储深度为未越限的帧间隔值的个 数，每个帧间隔值对应于存储模块的一个存储单元的地址，查表单元读出存储单元的存储 内容即为比例系数k。7. 根据权利要求5所述的基于FPGA的采样值线性插值运算器，其特征在于：上述加/ 减法器、乘法器、运算数据调度器、查表单元、截位运算器和判越限器在同一外部时钟信号 驱动下同步工作，各时间间隔以时钟周期为单位进行计算，取值为离散化的整数数字量。8. 应用权1所述线性插值运算器...

【专利技术属性】
技术研发人员：林伟，魏欣，王秀广，李波，
申请(专利权)人：积成电子股份有限公司，
类型：发明
国别省市：山东;37