一种基于FPGA的集成浮点运算器的设计方法技术

技术编号:8765195 阅读:204 留言:0更新日期:2013-06-07 22:14
本发明专利技术公开了一种基于FPGA的集成浮点运算器的设计方法,属于信号处理技术领域,该浮点运算器集成FPGA器件,该浮点运算器包括以下运算模块:加减法预处理模块、乘除法预处理模块、加减法模块、乘法模块、除法模块以及归一化模块,通过以上各运算模块的运算模式输入输出来控制运算器的运算方式,对浮点数据运算采用三级流水线设计完成浮点四则运算,标准浮点数都为IEEE-754标准单精度浮点数,该浮点运算器输入输出均为IEEE-754单精度浮点格式。本发明专利技术的一种基于FPGA的集成浮点运算器的设计方法和现有技术相比,以并行运算的方式工作,缩短了产品的开发周期,性能价格比大幅提高,且速度快,抗干扰性强。

【技术实现步骤摘要】

【技术保护点】
一种基于FPGA的集成浮点运算器的设计方法,其特征在于该浮点运算器集成FPGA器件,该浮点运算器包括以下运算模块:加减法预处理模块、乘除法预处理模块、加减法模块、乘法模块、除法模块以及归一化模块,通过以上各运算模块的运算模式输入输出来控制运算器的运算方式,对浮点数据运算采用三级流水线设计完成浮点四则运算,标准浮点数都为IEEE?754标准单精度浮点数,该浮点运算器输入输出均为IEEE?754单精度浮点格式。

【技术特征摘要】

【专利技术属性】
技术研发人员:沈忱于治楼姜凯
申请(专利权)人:浪潮集团有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1