【技术实现步骤摘要】
本专利技术具体涉及计算机系统领域。更具体地，本专利技术涉及分组数据操作领域。
技术介绍
在典型的计算机系统中，将处理器实现为利用产生一种结果的指令在由大量的位(如64)表示的值上操作。例如，执行加法指令将第一个64位值与第二个64位值相加并作为第三个64位值存储该结果。然而，多媒体应用(诸如以计算机支持的协作为目的的应用(CSC-电话会议与混合媒体数据处理的集成)、2D/3D图形、图象处理、视频压缩/解压、识别算法与音频处理)要求处理可以用少量的位表示的大量数据。例如，图形数据通常需要8或16位，声音数据通常需要8或16位。这些多媒体应用的各个需要一种或多种算法，各需要若干操作。例如，算法可能需要加法、比较及移位操作。为了改进多媒体应用(以及具有相同特征的其它应用)，先有技术处理器提供分组数据格式。分组数据格式中通常用来表示单个值的位被分成若干固定长度的数据元素，各元素表示单独的值。例如，可将一个64位寄存器分成两个32位元素，各元素表示一个单独的32位值。此外，这些先有技术处理器提供并行分开处理这些分组数据类型中各元素的指令。例如，分组的加法指令将来自第一分组数据与第二分组数据的对应数据元素相加。从而，如果多媒体算法需要包含必须在大量数据元素上执行的五种操作的循环，总是希望组装该数据并利用分组数据指令并行执行这些操作。以这一方式，这些处理器便能更高效地处理多媒体应用。然而，如果该操作循环中包含处理器不能在分组数据上执行的操作(即处理器缺少适当的指令)，则必须分解该数据来执行该操作。例如，如果多媒体算法要求加法运算而不能获得上述分组加法指令，则`程序员必...
【技术保护点】
一种处理装置，包括：高速缓冲存储器（206）；解码器（165），用于解码分组指令集（140）；一组寄存器（209），用于存储包括第一多个数据元素的第一分组数据和包括第二多个数据元素的第二分组数据；执行单元（130），耦合至所述高速缓冲存储器和所述一组寄存器，所述执行单元用于执行所述分组指令集的解码的指令，包括指定下列操作的指令：组装操作，用于组装来自至少两个分组数据中的数据元素的一部分位以形成第三分组数据；分解操作，用于生成包含来自所述第一分组数据的至少一个数据元素和来自所述第二分组数据的至少一个相对应的数据元素的第四分组数据。
【技术特征摘要】
1995.08.31 US 08/5213601.一种处理装置，包括 高速缓冲存储器(206)； 解码器(165)，用于解码分组指令集(140)； 一组寄存器(209)，用于存储包括第一多个数据元素的第一分组数据和包括第二多个数据元素的第二分组数据； 执行单元(130)，耦合至所述高速缓冲存储器和所述一组寄存器，所述执行单元用于执行所述分组指令集的解码的指令，包括指定下列操作的指令 组装操作，用于组装来自至少两个分组数据中的数据元素的一部分位以形成第三分组数据； 分解操作，用于生成包含来自所述第一分组数据的至少一个数据元素和来自所述第二分组数据的至少一个相对应的数据元素的第四分组数据。2.如权利要求1所述的处理装置，其中所述分组指令集还包括指定下列操作的指令 分组加法操作，用于将来自至少两个分组数据的相对应的数据元素并行地加在一起。3.如权利要求1所述的处理装置，其中所述分组指令集还包括指定下列操作的指令 分组减法操作，用于将来自至少两个分组数据的相对应的数据元素并行地相减。4.如权利要求1所述的处理装置，其中所述分组指令集还包括指定下列操作的指令 分组乘法操作，用于将来自至少两个分组数据的相对应的数据元素相乘。5.如权利要求1所述的处理装置，其中所述分组指令集还包括指定下列操作的指令 分组移位操作，用于将分组数据操作数中的各数据元素移位所指示的计数。6.如权利要求1所述的处理装置，其中所述分组指令集还包括指定下列操作的指令 分组比较操作，用于根据指示的关系将来自至少两个分组数据的相对应的数据元素进行比较并且作为结果将分组掩码存储在第一寄存器中，其中所述分组掩码至少包含第一掩码元素和第二掩码元素，所述第一掩码元素中的各位表示比较一组相对应的数据元素的结果，...
【专利技术属性】
技术研发人员：AD佩勒格，Y雅里，M米塔尔，LM门内梅尔，B艾坦，AF格卢，C杜龙，E科瓦施，W维特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。