大规模超导量子计算测控系统及实现方法技术方案

本发明专利技术提供了一种大规模超导量子计算测控系统及实现方法，易于实现，且更加方便量子计算研究。大规模超导量子计算测控系统，包括多个通过交互模块互连的机箱，每个机箱内均包括基于FPGA设计的任意波形发生模块、数据读取模块、机箱互联模块，其中一个机箱内具有X86主机，机箱互联模块与X86主机之间通过PCIE通信，机箱互联模块与任意波形发生模块之间以及机箱互联模块与数据读取模块之间均通过高速总线通信，其他各个机箱的机箱互联模块与外部RapidIO交换模块均通过高速线缆通信。实现方法包括以下步骤：提供任意波形发生通道与数据读取通道的多个机箱；设计独立RapidIO交换模块，对外提供RapidIO通信接口；采用多机箱与RapidIO交换模块搭建大规模超导量子计算测控系统。系统。系统。

【技术实现步骤摘要】
大规模超导量子计算测控系统及实现方法


[0001]本专利技术涉及一种量子计算测控系统及实现方法，具体涉及一种大规模超导量子计算测控系统及实现方法，属于量子计算


技术介绍

[0002]超导量子计算近年来发展迅速，量子芯片比特数量持续增长，同时带来的问题就是对测控系统规模需求越来越大。超导量子计算技术是复杂的跨多学科的技术，包含物理、电子、微波、制冷等多种学科，其中超导量子计算测控系统用于对超导量子芯片控制和计算结果读取，是超导量子计算机的关键组成部分。

技术实现思路

[0003]本专利技术目的是提供了一种大规模超导量子计算测控系统及实现方法，易于实现，且更加方便量子计算研究。
[0004]本专利技术为实现上述目的，通过以下技术方案实现：一种大规模超导量子计算测控系统，包括多个通过交互模块互连的机箱，每个机箱内均包括基于FPGA设计的任意波形发生模块、数据读取模块、机箱互联模块，其中一个机箱内具有X86主机，机箱互联模块与X86主机之间通过PCIE通信，机箱互联模块与任意波形发生模块之间以及机箱互联模块与数据读取模块之间均通过高速总线通信，其他各个机箱的机箱互联模块与外部RapidIO交换模块均通过高速线缆通信。
[0005]上述大规模超导量子计算测控系统基础上， RapidIO交换模块是基于CPS
‑
1848芯片搭建而成。
[0006]上述大规模超导量子计算测控系统基础上，机箱互联模块采用XC5VLX110T芯片。
[0007]一种大规模超导量子计算测控系统的实现方法，包括以下步骤：（1）提供任意波形发生通道与数据读取通道的多个机箱；（2）设计独立RapidIO交换模块，对外提供RapidIO通信接口，用于实现多个机箱之间RapidIO通信；（3）根据量子芯片比特数量确定所需机箱数量，采用多机箱与RapidIO交换模块搭建大规模超导量子计算测控系统，其中主机箱配备X86工控主机，X86工控主机与该机箱的机箱互连模块连接，该机箱的互连模块与外部的外部RapidIO交换模块连接，其他机箱的机箱互联模块与外部RapidIO交换模块。
[0008]上述大规模超导量子计算测控系统的实现方法基础上，每个机箱包含基于FPGA设计的任意波形发生模块、数据读取模块和机箱互联模块。其中任意波形发生模块用于输出多通道波形，并与机箱外部的微波本振信号混频后控制超导量子芯片；数据读取模块用于读取量子芯片计算结果；机箱互联模块负责为同一机箱内所有模块提供高精度同步时钟与触发信号，与所有任意波形发生模块及数据读取模块之间通过机箱背板设计的高速信号进行FPGA之间通信，同时可通过PCIE总线与X86工控主机通信，对外通过RapidIO协议与外部
RapidIO交换模块通信。
[0009]本专利技术的优点在于：采用多个机箱通过交换模块互联，组建成大规模超导量子计算测控系统；具有X86主机机箱的会给所有机箱发送控制波形发生命令，每个机箱内的机箱互联模块收到命令后分发给同机箱内部的任意波形发生模块及数据读取模块，通过同步时钟与触发信号配合实现信号同步控制与读取。
附图说明
[0010]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。
[0011]图1为本专利技术系统框图。
[0012]图2为本专利技术实施例的实施原理图。
具体实施方式
[0013]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0014]针对目前对测控系统规模需求越来越大，现有测控系统无法满足其要求的问题，本专利技术采用以下技术方案：参考图1，一种大规模超导量子计算测控系统，包括多个通过交互模块互连的机箱，每个机箱内均包括基于FPGA设计的任意波形发生模块、数据读取模块、机箱互联模块，其中一个机箱内具有X86主机，机箱互联模块与X86主机之间通过PCIE通信，机箱互联模块与任意波形发生模块之间以及机箱互联模块与数据读取模块之间均通过高速总线通信，其他各个机箱的机箱互联模块与外部RapidIO交换模块均通过高速线缆通信。
[0015]一种大规模超导量子计算测控系统的实现方法，包括以下步骤：（1）提供任意波形发生通道与数据读取通道的多个机箱；（2）设计独立RapidIO交换模块，对外提供RapidIO通信接口，用于实现多个机箱之间RapidIO通信；（3）根据量子芯片比特数量确定所需机箱数量，采用多机箱与RapidIO交换模块搭建大规模超导量子计算测控系统，其中主机箱配备X86工控主机，X86工控主机与该机箱的机箱互连模块连接，该机箱的互连模块与外部的外部RapidIO交换模块连接，其他机箱的机箱互联模块与外部RapidIO交换模块。
[0016]上述大规模超导量子计算测控系统的实现方法基础上，每个机箱包含基于FPGA设计的任意波形发生模块、数据读取模块和机箱互联模块。其中任意波形发生模块用于输出多通道波形，并与机箱外部的微波本振信号混频后控制超导量子芯片；数据读取模块用于读取量子芯片计算结果；机箱互联模块负责为同一机箱内所有模块提供高精度同步时钟与触发信号，与所有任意波形发生模块及数据读取模块之间通过机箱背板设计的高速信号进行FPGA之间通信，同时可通过PCIE总线与X86工控主机通信，对外通过RapidIO协议与外部
RapidIO交换模块通信。
具体实施例
[0017]参考图2，设计可满足20比特大规模超导量子计算测控系统，机箱及交换模块所需满足条件如
技术实现思路
所述。项目中基于FPGA芯片研发任意波形发生模块、数据读取模块、机箱互联模块，机箱互联模块与其中主机箱中X86主机通过PCIE通信，与其他模块通过FPGA的高速GTH总线通信，与外部RapidIO交换模块通过高速线缆通信。
[0018]为满足100比特超导量子芯片测控对任意波形发生通道与读取通道需求，采用5个机箱通过交换模块互联，组建成大规模超导量子计算测控系统。
[0019]内具有X86主机的机箱会给所有机箱发送控制波形发生命令，每个机箱内的机箱互联模块收到命令后分发给同机箱内部的任意波形发生模块及数据读取模块，通过同步时钟与触发信号配合实现信号同步控制与读取。
[0020]本实施例中，RapidIO交换模块是基于CPS
‑
1848芯片搭建而成，机箱互联模块采用XC5VLX110T芯片。
[0021]最后应说明的是：以上所述仅为本专利技术的优选实施例而已，并不用于限制本专利技术，尽管参照前述实施例对本专利技术进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本专利技术的精神和原则之内，所作的任何修改、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种大规模超导量子计算测控系统，其特征在于，包括多个通过RapidIO交换模块互连的机箱，每个机箱内均包括基于FPGA设计的任意波形发生模块、数据读取模块、机箱互联模块，其中主机箱内具有X86主机，主机箱互联模块与X86主机之间通过PCIE通信，机箱互联模块与任意波形发生模块之间以及机箱互联模块与数据读取模块之间均通过高速总线通信，其他各个机箱的机箱互联模块与外部RapidIO交换模块均通过高速线缆通信。2.根据权利要求1所述大规模超导量子计算测控系统，其特征在于：系统各机箱互联通过RapidIO交换模块。3.根据权利要求1所述大规模超导量子计算测控系统，其特征在于：机箱互联模块采用FPGA芯片，型号是XC5VLX110T。4.一种大规模超导量子计算测控系统的实现方法，其特征在于：包括以下步骤（1）提供任意波形发生通道与数据读取通道的多个机箱；（2）设计独立RapidIO交换模块，对外提供RapidIO通信接口，用于实现多个机箱之间Ra...

【专利技术属性】
技术研发人员：刘强，王建华，
申请(专利权)人：浪潮集团有限公司，
类型：发明
国别省市：