LDMOS静电保护器件制造技术

本发明专利技术提供一种LDMOS静电保护器件，包括衬底，衬底上设有深N阱，深N阱内从左到右依次设有第一P阱、第三N+注入区、第三P+注入区和第四N+注入区，第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区和第二P+注入区；第二N+注入区和第二P+注入区互相连接；第一P+注入区、第一N+注入区连接阴极；第三P+注入区、第四N+注入区连接阳极，第三P+注入区、深N阱、第一P阱构成第一PNP型晶体管；深N阱、第一P阱、第一N+注入区构成第一NPN型晶体管；第二N+注入区、第一P阱、第一N+注入区构成第二NPN型晶体管。本发明专利技术能够在不牺牲SCR结构较强泄放电流能力的同时提高维持电压，避免LDMOS器件发生闩锁，维持鲁棒性。

【技术实现步骤摘要】
LDMOS静电保护器件
本专利技术涉及集成电路静电防护
，特别是涉及一种LDMOS静电保护器件。
技术介绍
LDMOS(LaterallyDiffusedMetalOxideSemiconductor，横向扩散金属氧化物半导体)器件广泛应用于电源管理芯片，如DC-DC转换器、AC-DC转换器等。随着集成电路向高速、高压方向发展，LDMOS器件的静电保护能力弱成为限制其发展的瓶颈。因此，如何提高LDMOS器件的静电保护能力(Electro-Staticdischarge，ESD)，成为研究的热点。在传统的LDMOS静电保护器件中，通常引入二极管来增强其静电泄放能力，请参阅图3，但其触发电压较低，且面积较大，会影响器件的工作速度。GGNMOS(gate-groundedNMOS，栅极接地NMOS管)器件利用NMOS的寄生双极放大效应，有利于泄放大电流，但其容易出现多指导通不均匀和鲁棒性较差的问题。可控硅整流器件(SiliconControlledRectifier，SCR)利用PNPN结构的正反馈作用，具有较强的静电泄放能力，受到了广泛的关注。请参阅图4，将SCR结构嵌入LDMOS本文档来自技高网...

【技术保护点】
1.一种LDMOS静电保护器件，其特征在于，包括衬底，所述衬底上设有深N阱，所述深N阱内从左到右依次设有第一P阱、第三N+注入区、第三P+注入区和第四N+注入区，所述第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区和第二P+注入区；所述第二N+注入区和所述第二P+注入区互相连接；所述第一P+注入区、所述第一N+注入区连接阴极；所述第三P+注入区、所述第四N+注入区连接阳极，所述第三P+注入区、所述深N阱、所述第一P阱构成第一PNP型晶体管；所述深N阱、所述第一P阱、所述第一N+注入区构成第一NPN型晶体管；所述第二N+注入区、所述第一P阱、所述第一N+注入区构成第二NP...

【技术特征摘要】
1.一种LDMOS静电保护器件，其特征在于，包括衬底，所述衬底上设有深N阱，所述深N阱内从左到右依次设有第一P阱、第三N+注入区、第三P+注入区和第四N+注入区，所述第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区和第二P+注入区；所述第二N+注入区和所述第二P+注入区互相连接；所述第一P+注入区、所述第一N+注入区连接阴极；所述第三P+注入区、所述第四N+注入区连接阳极，所述第三P+注入区、所述深N阱、所述第一P阱构成第一PNP型晶体管；所述深N阱、所述第一P阱、所述第一N+注入区构成第一NPN型晶体管；所述第二N+注入区、所述第一P阱、所述第一N+注入区构成第二NPN型晶体管。2.根据权利要求1所述的LDMOS静电保护器件，其特征在于，所述第一N+注入区和所述第二N+注入区之间设有沟道区。3.根据权利要求2所述的LDMOS静电保护器件，其特征在于，所述沟道区上方设有第一薄栅氧化层，所述...

【专利技术属性】
技术研发人员：陈卓俊，曾云，彭伟，金湘亮，张云，吴志强，
申请(专利权)人：湖南大学，
类型：发明
国别省市：湖南,43