电子设备制造技术

一种电子设备可以包括脉冲延迟电路和逻辑电路。脉冲延迟电路基于命令脉冲来产生输入控制脉冲。逻辑电路可以被配置为在输入信号保持特定逻辑电平组合的同时，基于输入控制脉冲来将来自多个输入信号的一些输入信号输出为经传输的输入信号。逻辑电路可以被配置为根据多个输入信号的剩余输入信号来对经传输的输入信号执行预定的逻辑运算以产生输出信号。

Electronic equipment

An electronic device may include a pulse delay circuit and a logic circuit. The pulse delay circuit generates input control pulses based on command pulses. Logic circuits can be configured to output some input signals from multiple input signals as transmitted input signals based on input control pulses while maintaining a specific logic level combination of input signals. The logic circuit may be configured to perform predetermined logical operations on the transmitted input signal to generate an output signal based on the residual input signals of multiple input signals.

【技术实现步骤摘要】
电子设备相关申请的交叉引用本申请要求于2017年4月24日提交的申请号为10-2017-0052568的韩国专利申请的优先权，其全部内容通过引用合并于此。
本公开的实施例总体而言可以涉及电子设备，更具体地，涉及包含逻辑运算器的电子设备。
技术介绍
诸如半导体器件的电子设备将所有数据转换为其中的二进制数以有效地处理数据。因此，电子设备可以包括各种逻辑运算器，以执行由逻辑“低”电平和逻辑“高”电平表示的二进制数的逻辑运算。
技术实现思路
根据一个实施例，可以提供一种电子设备。该电子设备可以包括脉冲延迟电路和逻辑电路。脉冲延迟电路可以被配置为基于命令脉冲来产生输入控制脉冲。逻辑电路可以被配置为在输入信号维持特定逻辑电平组合的同时，基于输入控制脉冲来将来自多个输入信号的一些输入信号输出为经传输的输入信号。逻辑电路可以被配置为根据来自多个输入信号的剩余输入信号来对经传输的输入信号执行预定的逻辑运算以产生输出信号。根据一个实施例，可以提供一种电子设备。该电子设备可以包括：第一脉冲延迟电路，其被配置为基于命令脉冲来产生第一输入控制脉冲。该电子设备可以包括：第二脉冲延迟电路，其被配置为基于第一输入控制脉冲来产生第二输入控制脉冲。该电子设备可以包括：第一逻辑电路，其被配置为与第一输入控制脉冲同步地对第一输入信号至第三输入信号执行预定的逻辑运算以产生第一输出信号。该电子设备可以包括：第二逻辑电路，其被配置为与第一输入控制脉冲同步地对第四输入信号至第六输入信号执行预定的逻辑运算以产生第二输出信号。该电子设备可以包括：第三逻辑电路，其被配置为与第一输入控制脉冲同步地对第七输入信号至第九输入信号执行预定的逻辑运算以产生第三输出信号。该电子设备可以包括第四逻辑电路，其被配置为与第二输入控制脉冲同步地对第一输出信号至第三输出信号执行预定的逻辑运算以产生第四输出信号。附图说明图1是示出根据本公开的一个实施例的电子设备的配置的框图。图2是示出包括在图1的电子设备中的脉冲延迟电路的示例的电路图。图3是示出包括在图1的电子设备中的脉冲延迟电路的示例的电路图。图4是示出包括在图1的电子设备中的逻辑电路的示例的框图。图5是示出包括在图4的逻辑电路中的输入信号传输电路的示例的电路图。图6是示出包括在图4的逻辑电路中的输出信号发生电路的示例的电路图。图7是示出图4中所示的逻辑电路的运算的表。图8是示出根据一个实施例的电子设备的配置的框图。图9是示出包括在图8的电子设备中的第一脉冲延迟电路和第二脉冲延迟电路的示例的框图。图10是示出包括在图8的电子设备中的第一脉冲延迟电路和第二脉冲延迟电路的示例的框图。图11是示出包括在图8的电子设备中的第一逻辑电路的示例的框图。图12是示出包括在图8的电子设备中的第二逻辑电路的示例的框图。图13是示出包括在图8的电子设备中的第三逻辑电路的示例的框图。图14是示出包括在图8的电子设备中的第四逻辑电路的示例的框图。图15是示出采用图1和图8中所示的电子设备的至少一个电子设备的电子系统的示例的配置的框图。具体实施方式下面将参照附图来描述本公开的各种实施例。然而，本文所描述的这些实施例仅用于说明的目的，并非意在限制本公开的范围。作为参考，可以提供一种包括额外组件的实施例。而且，根据实施例可以改变指示信号或电路的激活状态的逻辑高配置或逻辑低配置。此外，可以修改实现相同的功能或操作所需的一个或更多个逻辑门的配置。也就是说，一种类型的操作的逻辑门配置与另一种相同类型的操作的逻辑门配置可以根据具体情况彼此替代。如有必要，可以应用各种逻辑门来实现这些配置。参见图1，根据一个实施例的电子设备可以包括脉冲延迟电路11和逻辑电路12。脉冲延迟电路11可以响应于命令脉冲CMDP来产生输入控制脉冲ICNTP。命令脉冲CMDP可以是被产生以执行各种操作之一的信号。例如，命令脉冲CMDP可以被产生以执行写入操作或读取操作。脉冲延迟电路11可以在从命令脉冲CMDP被创建的时间点开始经过预定的延迟时间后的时间点处产生输入控制脉冲ICNTP。以下将参照图2和图3更充分地描述脉冲延迟电路11的配置和操作。逻辑电路12可以响应于输入控制脉冲ICNTP来从第一输入信号IN1、第二输入信号IN2和第三输入信号IN3产生输出信号OUT。响应于输入控制脉冲ICNTP，逻辑电路12可以缓冲第一输入信号IN1和第二输入信号IN2，并且可以对第三输入信号IN3以及缓冲的第一输入信号和缓冲的第二输入信号执行预定的逻辑运算以产生输出信号OUT。在一个实施例中，例如，逻辑电路12可以被配置为在输入信号维持特定的逻辑电平组合的同时，基于输入控制脉冲ICNTP来将一些输入信号输出为经传输的输入信号。在一个实施例中，例如，逻辑电路12可以被配置为根据输入信号之中的剩余输入信号来对经传输的输入信号执行预定的逻辑运算，以产生输出信号OUT。在一个实施例中，例如，逻辑电路12可以被配置为在输入信号(即，IN1-IN3)维持特定的逻辑电平组合的同时，基于输入控制脉冲ICNTP来将来自多个输入信号(即，IN1-IN3)中的一些输入信号(即，IN1和IN2)输出为经传输的输入信号(即，INT1-INT2)。在一个实施例中，例如，逻辑电路12可以被配置为根据来自多个输入信号(即，IN1-IN3)中的剩余输入信号(即，IN3)来对经传输的输入信号(即，INT1-INT2)执行预定的逻辑运算，以产生输出信号OUT。下面将参照图4至图7更充分地描述逻辑电路12的配置和操作。参见图2，可以使用反相操作器，例如但不限于，包括串联连接的多个反相器的反相器链电路来实现与脉冲延迟电路11的示例相对应的脉冲延迟电路11a。包括在脉冲延迟电路11a中的反相器的数量可以根据实施例而被设置为不同。输入控制脉冲ICNTP可以在从命令脉冲CMDP被创建的时间点开始经过由脉冲延迟电路11a设置的延迟时间后的时间点处产生。参见图3，与脉冲延迟电路11的示例相对应的脉冲延迟电路11b可以被实现为包括异或运算器，例如但不限于多个异或门。包括在脉冲延迟电路11b中的多个异或门可以串联耦接，并且每个异或门的两个输入端子中的一个输入端子可以耦接到接地电压VSS端子。因此，包括在脉冲延迟电路11b中的多个异或门的第一个异或门可以直接接收命令脉冲CMDP和接地电压VSS，以对命令脉冲CMDP和接地电压VSS执行异或运算，并且第二个异或门至最后一个异或门中的每个异或门可以接收前一个异或门的输出信号和接地电压VSS，以对前一个异或门的输出信号和接地电压VSS执行异或运算。因此，包括在脉冲延迟电路11b中的多个异或门可以用作缓冲器。包括在脉冲延迟电路11b中的多个异或门的数量可以根据实施例而被设置为不同。输入控制脉冲ICNTP可以在从命令脉冲CMDP被创建的时间点开始经过由脉冲延迟电路11a设置的延迟时间后的时间点处产生。参见图4，逻辑电路12可以包括输入信号传输电路121和输出信号发生电路122。输入信号传输电路121可以响应于输入控制脉冲ICNTP来从第一输入信号IN1和第二输入信号IN2产生第一经传输的输入信号INT1、第一补偿的经传输的输入信号INTB1、第二经传输的输入信号INT2和第二补偿的经传输的输入信号INTB2。输入本文档来自技高网...

【技术保护点】
1.一种电子设备，包括：脉冲延迟电路，其被配置为基于命令脉冲来产生输入控制脉冲；以及逻辑电路，其被配置为在输入信号维持特定逻辑电平组合的同时，基于输入控制脉冲来将来自多个输入信号的一些输入信号输出为经传输的输入信号，并且被配置为根据来自所述多个输入信号的剩余输入信号来对经传输的输入信号执行预定的逻辑运算以产生输出信号。

【技术特征摘要】
2017.04.24 KR 10-2017-00525681.一种电子设备，包括：脉冲延迟电路，其被配置为基于命令脉冲来产生输入控制脉冲；以及逻辑电路，其被配置为在输入信号维持特定逻辑电平组合的同时，基于输入控制脉冲来将来自多个输入信号的一些输入信号输出为经传输的输入信号，并且被配置为根据来自所述多个输入信号的剩余输入信号来对经传输的输入信号执行预定的逻辑运算以产生输出信号。2.根据权利要求1所述的电子设备，其中，命令脉冲被创建以执行写入操作或读取操作。3.根据权利要求1所述的电子设备，其中，脉冲延迟电路将命令脉冲延迟预定的时间以产生输入控制脉冲。4.根据权利要求1所述的电子设备，其中，使用反相器链电路或多个异或门来实现脉冲延迟电路。5.根据权利要求1所述的电子设备，其中，预定的逻辑运算是异或运算。6.根据权利要求1所述的电子设备，其中，其中，来自所述多个输入信号的一些输入信号包括第一输入信号和第二输入信号；其中，经传输的输入信号包括第一经传输的输入信号和第二经传输的输入信号；以及其中，逻辑电路包括：输入信号传输电路，其被配置为基于输入控制脉冲来从第一输入信号和第二输入信号产生第一经传输的输入信号、第一补偿的经传输的输入信号、第二经传输的输入信号和第二补偿的经传输的输入信号。7.根据权利要求6所述的电子设备，其中，输入信号传输电路与输入控制脉冲被创建的时间点同步地将第一输入信号输出为第一经传输的输入信号并且将第二输入信号输出为第二经传输的输入信号。8.根据权利要求6所述的电子设备，其中，输入信号传输电路反相缓冲第一经传输的输入信号以产生第一补偿的经传输的输入信号，并且反相缓冲第二经传输的输入信号以产生第二补偿的经传输的输入信号。9.根据权利要求6所述的电子设备，其中，来自所述多个输入信号的剩余输入信号包括第三输入信号；以及其中，逻辑电路还包括：输出信号发生电路，其被配置为对第一经传输的输入信号、第一补偿的经传输的输入信号、第二经传输的输入信号、第二补偿的经传输的输入信号以及第三输入信号执行预定的逻辑运算以产生输出信号。10.根据权利要求9所述的电子设备，其中，输出信号发生电路：被配置为基于第一经传输的输入信号和第一补偿的经传输的输入信号来将第二经传输的输入信号或第二补偿的经传输的输入信号输出到第一节点，被配置为基于第一经传输的输入信号和第一补偿的经传输的输入信号来将第二经传输的输入信号或第二补偿的经传输的输入信号输出到第二节点，以及被配置为基于第三输入信号来缓冲第一节点或第二节点的信号以产生输出信号。11.一种电子设备，包括：第一脉冲延迟电路，其被配置为基于命令脉冲来产生第一输入控制脉冲；第二脉冲延迟电路，其被配置为基于第一输入控制脉冲来产生第二输入控制脉冲；第一逻辑电路，其被配置为与第一输入控制脉冲同步地对第一输入信号至第三输入信号执行预定的逻辑运算以产生第一输出信号；第二逻辑电路，其被配置为与第一输入控制脉冲同步地对第四输入信号至第六输入信号执行预定的逻辑运算以产生第二输出信号；第三逻辑电路，其被配置为与第一输入控制脉冲同步地对第七输入信号至第九输入信号执行预定的逻辑运算以产生第三输出信号；以及第四逻辑电路，其被配置为与第二...

【专利技术属性】
技术研发人员：李在仁，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR