存储器件及其工作方法技术

本发明专利技术的实施例提供了存储器件及其工作方法。存储器件包括多个存储器单元、多根字线和字线驱动器。字线分别连接至存储器单元。字线驱动器被配置为分别利用具有变化的脉冲宽度的字线信号驱动字线。

Memory device and its working method

Embodiments of the invention provide memory devices and methods of operation. The memory device comprises a plurality of memory units, a plurality of word lines and a word line driver. The word lines are connected to the memory unit respectively. Word line drivers are configured to drive word lines using word line signals with varying pulse widths respectively.

【技术实现步骤摘要】
存储器件及其工作方法
本专利技术的实施例总体涉及电子电路领域，更具体地，涉及存储器件及其工作方法。
技术介绍
存储器件的存储器单元的典型读操作包括将数据线对连接到连接至存储器单元的局部位线对。连接到存储器单元的字线由字线信号驱动，从而通过局部位线将存储在存储器单元中的数据位传送到数据线，由此从存储器单元读取数据位。存储器件可以具有根据应用连接到单根位线或互补位线的存储器单元。
技术实现思路
根据本专利技术的一个方面，提供了一种存储器件，包括：多个存储器单元，包括第一存储器单元和第二存储器单元；多根字线，包括分别连接至所述第一存储器单元和所述第二存储器单元的第一字线和第二字线；以及字线驱动器，被配置为利用具有变化的脉冲宽度的第一字线信号和第二字线信号分别驱动所述第一字线和所述第二字线。根据本专利技术的另一个方面，提供了一种存储器件的工作方法，包括：接收第一存储器单元的地址；产生具有与所述第一存储器单元相关联的第一脉冲宽度的输出时钟信号；接收第二存储器单元的地址；以及产生具有与所述第二存储器单元相关联的第二脉冲宽度的所述输出时钟信号，所述第二脉冲宽度不同于与所述第一存储器单元相关联的第一脉冲宽度。根据本专利技术的又一个方面，提供了一种存储器件，包括：第一存储器单元，与第一感测放大器相距第一距离；第二存储器单元，与第二感测放大器相距第二距离，所述第二距离不同于所述第一距离；以及时钟生成器，被配置为选择性地产生具有以下的脉冲持续时间的输出时钟信号：与所述第一距离相关联的第一时钟信号脉冲持续时间；或者与所述第二距离相关联的第二时钟信号脉冲持续时间。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是示出根据一些实施例的示例性存储器件的示意图。图2是示出根据一些实施例的存储器单元阵列与感测放大器阵列之间的示例性相对位置的示意图。图2a和图2b示出了与置位字线相关联并且与在互补位线对上产生位线(BL)和反相位线(BLB)电压相关联的功耗。图3是示出根据一些实施例的示例性时钟生成器的示意图。图4是示出根据一些实施例的示例性感测放大器阵列的示意图。图5是示出根据一些实施例的与对存储器单元进行读操作相关联的示例性信号的时序图。图6是示出根据一些实施例的对存储器单元进行读操作的示例性方法的流程图。图7示出了根据本专利技术的一个字线(WL)寻址方案。图8示出了根据本专利技术的可单独寻址的字线单元。图9示出了根据本专利技术在存储器应用程序中驱动字线时使用的各种信号。图10示出了根据本专利技术在存储器应用程序中驱动字线时使用的各种信号。图11示出了可用于产生变化宽度时钟脉冲的电路的各种实施例。图12示出了根据本专利技术在存储器应用程序中驱动字线时使用的各种信号。图13示出了可用于产生变化宽度时钟脉冲的电路的各种实施例。具体实施方式以下公开内容提供了用于实现所提供的主题的不同特征的许多不同实施例或实例。下面描述了组件和布置的特定实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。传统的存储器件包括存储器单元阵列和字线驱动器。字线驱动器被配置为在对存储器单元进行读操作期间用字线信号驱动连接到存储器单元阵列的存储器单元的字线。为了确保对存储器单元阵列的存储器单元进行适当的读操作，由字线驱动器产生的字线信号的脉冲宽度被制定为一致的，这将在下面进行解释。这可能导致传统的存储器件的不必要的高功耗。通常为了确保从存储器单元阵列的准确读取，字线的脉冲宽度在持续时间上必须比位线的上升时间或互补位线对(例如，BTL/BLB)的上升时间更长。该读裕度，即，位线上检测到的电压差，在与将存储器单元连接到感测放大器的线路的长度成比例的时间段内产生。这是因为每根位线都有其自身的电阻和电容(RC)特性，这些特性基于线路的长度而不同。图1是示出了根据一些实施例的示例性存储器件100的示意图。本文描述的系统和方法包括存储器件，例如图1中的存储器件100，被配置为生成具有变化的脉冲宽度的字线信号。图1的存储器件100包括存储器单元阵列110、字线驱动器140、位线选择器150、地址生成器120、时钟生成器130、感测放大器阵列160和输出阵列170。当期望读取存储器单元阵列110的存储器单元(MC)时，位线选择器150将数据线对(例如，数据线对(DL1、DLB1))连接至局部位线对(例如，局部位线对(LBL1、LBLB1))，该局部位线对连接到存储器单元(MC)。然后，字线驱动器140利用字线信号(WLS)驱动连接到存储器单元(MC)的字线(例如，字线(WL1))。字线信号具有随着存储器单元(MC)的地址而变化的脉冲宽度，由此字线驱动器140产生具有变化的脉冲宽度的字线信号。如将在下面显而易见的，这样的实施方式降低了存储器件100的功耗而不会引起对存储器件100的存储器单元的不正确的读操作。地址生成器120基于输入信号ADDR确定要激活哪个字线驱动器。时钟生成器130接收时钟信号(CLK)作为输入，例如，来自于存储器件100外部的计算机进程且负责使利用存储器件100的处理装置的各种组件同步的时钟信号。还将地址生成器120的输出信号(RAS)提供给时钟生成器130，进一步如下所述，时钟生成器130基于CLK和RAS信号生成内部时钟信号CS。感测放大器阵列160包括感测放大器的阵列，每个感测放大器均连接至相应的位线对，并且用于放大在位线上感测到的电压差。将表示存储在每个相应的存储器单元中的位的放大的感测信号发送到输出阵列170，该输出阵列170将感测到的存储器单元的内容传输到外部处理电路。示例性存储器件100可以是随机存取存储器(RAM)件，例如静态RAM(SRAM)或动态RAM(DRAM)、只读存储器(ROM)件或其他类型的存储器件。存储器单元阵列110包括多个存储器单元，例如，图2的以行和列的阵列排列的存储器单元(MC)。如图1所示，存储器单元(MC)连接在第一电源端子180和第二电源端子190之间。第一电源端子180用于接收第一电源电压(Vdd)，例如，0.3V或0.5V。应当理解，所示的电压仅用于示例性的目的，并且Vdd可以是用于存储器应用程序并且保持在本专利技术的范围内的任何合适的电压。第二电源端子190用于接收具有比第一电源电压(Vdd)低的电平的第二电源电压(Vss)，例如，0V、-0.3V或-0.5V。存储器单元(MC)被配置为在其中存储数据的互补位‘1’和‘0’。应该理解，所示的电压仅用于示例性的目的，并且Vss可以是用于存储器应用程序并且保持在本专利技术的范围内的任何合适的电压。每个存储器单元(MC)均被分配有指示其在阵列中的位置的行地址和列地址。地址生成器120被配置为接收输入地址信号(本文档来自技高网...

【技术保护点】
1.一种存储器件，包括：多个存储器单元，包括第一存储器单元和第二存储器单元；多根字线，包括分别连接至所述第一存储器单元和所述第二存储器单元的第一字线和第二字线；以及字线驱动器，被配置为利用具有变化的脉冲宽度的第一字线信号和第二字线信号分别驱动所述第一字线和所述第二字线。

【技术特征摘要】
2017.04.24 US 62/488,961;2018.01.03 US 15/860,7671.一种存储器件，包括：多个存储器单元，包括第一存储器单元和第二存储器单元；多根字线，包括分别连接至所述第一存储器单元和所述第二存储器单元的第一字线和第二字线；以及字线驱动器，被配置为利用具有变化的脉冲宽度的第一字线信号和第二字线信号分别驱动所述第一字线和所述第二字线。2.根据权利要求1所述的存储器件，还包括感测放大器阵列，其中：所述第二存储器单元比所述第一存储单元更靠近所述感测放大器阵列；以及所述变化的脉冲宽度包括与所述第一存储器单元相关联的第一脉冲宽度，所述第一脉冲宽度比与所述第二存储器单元相关联的第二脉冲宽度更宽。3.根据权利要求1所述的存储器件，还包括：时钟生成器，所述时钟生成器被配置为产生具有时钟信号脉冲宽度的输出时钟信号，所述时钟信号脉冲宽度基于所寻址的存储器单元的地址而变化，其中，所述字线驱动器还被配置为接收所述输出时钟信号并且利用所述第一字线信号和所述第二字线信号来驱动所述第一字线和所述第二字线，所述第一字线信号和所述第二字线信号具有与所述时钟信号脉冲宽度成比例变化的脉冲宽度。4.根据权利要求3所述的存储器件，其中，所述时钟生成器包括：时钟模块，被配置为生成所述输出时钟信号；以及脉冲宽度控制器，被配置为接收所述存储器单元的地址以调整所述输出时钟信号的脉冲宽度。5.根据权利要求1所述的存储器件，其中，所述第一字线与第一组存储器单元行相关联，并且所述第二字线与第二组存储器单元行相关联，所述第一组存储器单元行不同于所述第二组存储器单元行。6.根据权利要求...

【专利技术属性】
技术研发人员：洪显星，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71