包含烷基胺及环糊精的化学机械抛光加工组合物制造技术

描述了适用于化学机械加工基板、尤其是含有介电材料的基板的表面的方法的组合物，其中该组合物含有环糊精及烷基胺。

【技术实现步骤摘要】
【国外来华专利技术】包含烷基胺及环糊精的化学机械抛光加工组合物
本专利技术涉及适用于化学机械处理基板(尤其含有介电材料的基板)的表面的方法中的组合物，其中该组合物含有环糊精及烷基胺。
技术介绍
在制造微电子器件的加工过程中，多层的导电、半导电及介电材料以分步的形式沉积至基板的表面上。可移除层的部分，之后，通过选择性添加及移除材料而进一步加工，所有这些均具有大的精度。随着层沉积至基板上或自基板移除(例如，通过蚀刻)，基板的最上表面可变为非平坦的。在添加更多材料之前，有时通过“平坦化”加工该非平坦的表面以产生用于后续层及加工的光滑表面。平坦化或抛光非平坦表面为移除非平坦表面的材料以保留高度平坦表面的加工过程。平坦化适用于移除诸如粗糙(不平)表面的非所需表面构形或诸如团聚材料、晶格损坏、刮擦或受污染的层或材料的缺陷。在某些用途中，平坦化移除已经沉积于基板表面上方以填充诸如下面的一层或多层的沟道或洞的特征的过量材料。化学机械平坦化或化学机械抛光(CMP)是在微器件制造中的用于基板平坦化的现有商用技术。CMP使用与CMP垫组合的称为“CMP组成物”或者“CMP浆料”或仅称为“浆料”的液体化学组合物以机械地并化学地自基板表面移除材料。可通过使基板表面与已施加浆料的CMP抛光垫接触来将浆料施加至基板。通常通过浆料中所含有的研磨材料的机械活性与浆料的化学材料的化学活性的组合将材料自基板表面移除。为了继续减小微电子器件的尺寸，构成器件的组件必须更小且必须更紧密地安置在一起。电路之间的电隔离对于确保最高半导体效能是重要的，但随着器件越小，变得越来越困难。为此，各种制造方法涉及将浅沟槽蚀刻至半导体基板中且接着用绝缘(介电)材料填充沟槽，由此隔离集成电路的邻近活性(有源，active)区。这样的加工过程的一个实例被称作浅沟槽隔离(STI)。这是其中在基板上形成半导体层、经由蚀刻或光刻在半导体层中形成浅沟槽并将介电材料沉积于经蚀刻表面上方以填充沟槽的加工过程。为了确保完成沟槽的填充，过量的介电材料沉积于经蚀刻表面之上。所沉积的介电材料(例如，硅氧化物(siliconoxide))符合包括在沟槽处的下伏半导体基板的构形。因此，在已置放介电材料之后，所沉积的介电材料的表面的特征为通过介电材料中的沟槽隔离的介电材料的凸起区域的不均匀(不平，uneven)的组合，所述凸起区域及沟槽对应于下伏表面的凸起区域及沟槽。包括凸起介电材料及沟槽的基板表面的区域被称为基板的“图案化”区域或“活性”区域，例如“图案化材料”、“图案化氧化物”、“图案化介电质”、“活性氧化物”等。此区域表征为“台阶高度”，其为介电材料的凸起区相对于沟槽高度的高度差值。通过CMP加工过程移除构成凸起区域的过量介电材料以产生平坦表面。用于移除图案介电材料的化学机械处理可表征为包括各种移除速率、“沟槽损耗”及“平坦化效率”的效能参数。移除速率为自基板的表面移除材料的速率且通常根据每时间单位的长度(厚度)单位(例如，埃/分钟)来表示。与基板的不同区域或与移除步骤的不同阶段相关的不同移除速率在评定加工过程效能中可为重要的。“图案化移除速率”(或者“活性”移除速率)为自基板的所需(“活性”或“目标”)区域移除材料的速率，诸如在加工过程的一阶段处自图案化介电质的凸起区域移除介电材料的速率，在该阶段期间基板呈现显著的台阶高度。“毯覆式移除速率”是指在抛光步骤结束时从经平坦化(即，“毯覆式”)的介电材料移除介电材料的速率，此时台阶已经高度显著地(例如，基本完全)减小。除了高的活性移除速率以外，加工介电基板中重要的另一效能因素为平坦化效率(PE)，其与“沟槽损耗”有关。在移除凸起区域介电材料期间，还将移除一定量的沟槽材料。该自沟槽的材料移除被称为“沟槽损耗”。在适用CMP加工过程中，自沟槽移除材料的速率远低于自凸起区域移除材料的速率。因此，随着凸起区域的材料经移除(与自沟槽移除材料相比速率更快)，图案化介电质变为可被称为经加工基板表面的“毯覆式”区域的平坦化表面，例如，“毯覆式介电质”或“毯覆式氧化物”。沟槽损耗为在通过消除起始台阶高度来达成图案化材料的平坦化中自沟槽移除的材料的量(厚度，例如，以埃为单位)。沟槽损耗经计算为初始沟槽厚度减最终沟槽厚度。平坦化效率是关于在达到平坦表面时所发生的每沟槽损耗量所达成的台阶高度减小的量，即，台阶高度减小量除以沟槽损耗。各种化学成分可用于CMP组合物以改善或控制沟槽损耗、平坦化效率及移除速率。已在浆料上使用某些化学化合物(例如)通过控制移除速率以控制沟槽损耗；这些化合物有时被称作“抑制剂”。但这些抑制剂在其它潜在不利效应中亦可具有减小活性移除速率的效应。试图改善平坦化效率，所添加的化学成分仅在其对浆料或CMP加工过程亦不产生不同且压倒性的负面效应(诸如浆料的不稳定性、经加工的基板中的缺陷增加或活性移除速率的显著减小)时有效。在各种介电质抛光步骤中(例如，在STI加工期间或在加工NAND或3D-NAND基板时)，图案化介电质的移除速率为整个加工过程的速率限制因素。因此，需要图案化介电质的高移除速率。此外，非常需要高的平坦化效率，但这仅在活性移除速率无显著减小的情况下可实现。
技术实现思路
本文描述了CMP组合物(亦称为“浆料”)及用于使用CMP组合物以加工(例如，平坦化、抛光)包括介电材料的区域的基板(即，基板表面的至少一部分具有介电材料(尤其包括凸起区域及沟槽的图案化介电质)的基板)的表面的方法。基板可为包括介电材料区域的任何基板，实例包括经制造成平板显示器、集成电路、储存器或硬盘、层间介电质(ILD)器件、微机电系统(MEMS)、3DNAND器件、通过浅沟槽隔离(STI)加工过程加工的任何器件等的基板。使用CMP加工来加工图案化介电质以自基板表面的“活性”或“图案化”区域移除介电材料的凸起区域。由于经图案化表面的台阶高度在CMP加工期间减小且基本上消除，所以CMP垫的表面处的微凸体(微表面结构)与表面上的沟槽处的介电材料之间的机械相互作用增加。这引起在充分平坦化途中的对沟槽处的介电材料的移除(即，“沟槽损耗”)的增强。期望的是，使沟槽损耗降到最低同时达成最小可能的最终台阶高度，并将其量测为平坦化效率。在这些方法中亦非常重要的是介电材料的活性区域的移除速率。改善平坦化效率仅在可达成该改善而活性区域处的介电材料的移除速率并未显著减小时为有利的。可通过将化学添加剂包括于CMP组合物中来改善介电质表面的CMP抛光的平坦化效率，从而达成具有低沟槽损耗的可接受的最终台阶高度。提高平坦化效率的一些过往尝试将各种含有烷基的化合物添加至CMP组合物中。这些过往尝试通常导致即使平坦化效率经改善，但活性介电材料的移除速率减小。添加至CMP组合物中的诸多含有烷基的化合物已基本上或甚至完全中断移除介电材料的速率，使平坦化效率上的任何增加无实际意义。此外，水性CMP组合物中的化学添加剂的长烷基链可在CMP加工期间引起发泡，且也可降低含有烷基的化合物在水中的可溶性，从而限制化合物在水性CMP组合物中的潜在适用性。最后，若烷基与CMP浆料的研磨剂颗粒的相互作用过强，则含有烷基的添加剂可引起使研磨剂颗粒在储存或使用期间沉淀或沉降的颗粒聚结。在其它努力中，已将糖添加至CMP组合物中以试图改善图案本文档来自技高网...

【技术保护点】
1.化学机械平坦化组合物，其适用于加工介电材料，该组合物包含：液体载剂，带阳离子电荷的研磨剂颗粒，其分散于该液体载剂中，环糊精，其选自α‑环糊精、β‑环糊精、γ‑环糊精或其组合，及烷基胺化合物，其包含与烷基连接的能够与浆料中的该环糊精形成复合物的胺基，其中该组合物的pH低于7且该胺基在该浆料中呈现阳离子电荷。

【技术特征摘要】
【国外来华专利技术】2015.12.29 US 62/272,5721.化学机械平坦化组合物，其适用于加工介电材料，该组合物包含：液体载剂，带阳离子电荷的研磨剂颗粒，其分散于该液体载剂中，环糊精，其选自α-环糊精、β-环糊精、γ-环糊精或其组合，及烷基胺化合物，其包含与烷基连接的能够与浆料中的该环糊精形成复合物的胺基，其中该组合物的pH低于7且该胺基在该浆料中呈现阳离子电荷。2.权利要求1的组合物，其中该烷基胺化合物具有低于1,000克/摩尔的分子量。3.权利要求1的组合物，其中该烷基具有5至50个碳原子。4.权利要求1的组合物，其中该胺基的pKa至少为5。5.权利要求1的组合物，其中该烷基胺化合物为单阳离子型的。6.权利要求1的组合物，其中该烷基胺具有以下结构：其中：n为整数，X为N+，R1为含有5至约75个碳原子的不带电、直链或支化、饱和或不饱和的烷基，R2、R3及R4能够独立地选自：氢，芳基或环烷基，其可经取代或未经取代，可任选地包括杂原子，且含有少于12个碳原子，及直链或支化、饱和或不饱和的烷基，其可经取代或未经取代，可任选地包括杂原子，且含有少于12个碳原子，且其中R2、R3及R4中的两者或三者可形成饱和或不饱和的可经取代或未经取代、可任选地包括杂原子的环结构，该环及任选的取代基含有少于12个碳原子。7.权利要求6的组合物，其中R1为含有5至约40个碳原子的不带电、直链或支化、饱和或不饱和的烷基，且各R2、R3及R4独立地为氢或具有1至6个碳原子的烷基。8.权利要求6的组合物，其中R1为含有5至40个碳原子的未支化、饱和、不带电的烷基。9.权利要求1的组合物，其中该烷基胺选自：戊胺、己胺、庚胺、辛胺、壬胺、癸胺、十一烷...

【专利技术属性】
技术研发人员：AW海恩斯，李常怡，
申请(专利权)人：嘉柏微电子材料股份公司，
类型：发明
国别省市：美国,US