一种半导体器件及其制作方法技术

本发明专利技术提供一种半导体器件及其制作方法，所述方法包括:提供半导体衬底；在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构；在所述铜互连结构和所述层间介电层的表面上形成覆盖层，其中，所述覆盖层包括离子掺杂的AlN层。根据本发明专利技术提供的半导体器件的制作方法，在金属互连工艺过程中，通过在铜互连结构表面上形成离子掺杂的AlN层作为覆盖层，避免了漏电流以及经时击穿问题，改善了电迁移现象，提高了半导体器件的可靠性。

【技术实现步骤摘要】
一种半导体器件及其制作方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法。
技术介绍
随着集成电路的发展，特征尺寸不断减小，金属导线通入的电流密度急剧上升；同时，芯片集成度的提高导致单位面积功耗增大，因此，金属连线的可靠性一直是IC设计和制造所关心的重要问题。金属导线中，沿电场反方向运动的电子与金属离子进行动量交换，导致金属离子产生由扩散主导的质量运输，这种现象被称为电迁移(EM)。在半导体器件的互连结构中电迁移是重要的金属失效机理。电迁移引起的失效有两种，分别是互连线开路和短路。随着Cu离子的电迁移，在阴极附近会发生原子损耗，局部张力逐渐增大，达到临界值以后，就会形成空洞，从而导致电阻的增大，最终导致互连线开路。而在阳极原子积聚区，局部压力不断增大，使得在该区域可能有金属凸出，如果凸出的金属和与它邻近的金属互连接触，就会导致互连线短路。电迁移可以有多条扩散路径，如表面、界面、晶界扩散、晶格扩散。近年来的研究表明，电迁移主要是由Cu/覆盖层界面和Cu/阻挡层界面处的扩散引起的，而Cu/覆盖层界面为电迁移最主要的扩散路径，因此，Cu/覆盖层界面对于控制相应电性质和可靠性性能是至关重要的，可以通过改善界面性能来抑制Cu/覆盖层界面处的扩散现象，改善电迁移特性。各种界面处理技术作为能够改善Cu/覆盖层界面的方法被广泛的应用与研究。然而，根据现有技术在形成Cu/覆盖层界面的过程中，Cu/覆盖层界面的相互作用、渗透、附着牢度等问题在生产实践中仍需要解决和不断提高。因此，针对上述问题，本专利技术提出了一种新的半导体器件及其制作方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提供一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构；在所述铜互连结构和所述层间介电层的表面上形成覆盖层，其中，所述覆盖层包括离子掺杂的AlN层。进一步，掺杂的所述离子包括Ge。进一步，采用原子沉积法形成所述覆盖层。进一步，形成所述AlN层的源气体包括AlCH3。进一步，进行所述Ge离子掺杂的源气体包括GeH4。进一步，所述覆盖层还包括位于离子掺杂的AlN层上方的未掺杂AlN层。进一步，其中所述离子掺杂的AlN层的厚度为覆盖层总厚度的1/2-2/3。进一步，Ge离子的掺杂浓度由下至上逐渐减小。进一步，在形成所述覆盖层之前还包括等离子体处理所述铜互连结构表面以去除氧化铜的步骤。进一步，在形成所述覆盖层之后还包括对所述覆盖层执行退火处理的步骤。另外，本专利技术还提供了一种半导体器件，其包括：半导体衬底；形成于半导体衬底上的层间介电层和位于所述层间介电层中的铜互连结构；形成于所述铜互连结构和所述层间介电层的表面上的覆盖层，其中，所述覆盖层包括离子掺杂的AlN层。进一步，掺杂的所述离子包括Ge。进一步，所述覆盖层还包括位于离子掺杂的AlN层上方的未掺杂的AlN层，其中所述离子掺杂的AlN层的厚度为覆盖层总厚度的1/2-2/3。进一步，所述铜互连结构和所述覆盖层之间还形成有CuGe-AlN合金层。进一步，Ge离子的掺杂浓度由下至上逐渐减小。根据本专利技术提供的半导体器件的制作方法，在金属互连工艺过程中，通过在铜互连结构表面上形成离子掺杂的AlN层作为覆盖层，避免了漏电流以及经时击穿问题，改善了电迁移现象，提高了半导体器件的可靠性。附图说明通过结合附图对本专利技术实施例进行更详细的描述，本专利技术的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与本专利技术实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中，相同的参考标号通常代表相同部件或步骤。附图中：图1是根据本专利技术示例性实施例一的一种半导体器件的制作方法的示意性流程图。图2A-2E是根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。在半导体器件的互连结构中，电迁移(EM)是重要的金属失效机理。电迁移可以有多条扩散路径，如表面、界面、晶界扩散、晶格扩散。近年来的研究表明，电迁移主要是由Cu/覆盖层界面和Cu/阻挡层界面处的扩散引起的，而Cu/覆盖层界面为电迁移本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供半导体衬底；在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构；在所述铜互连结构和所述层间介电层的表面上形成覆盖层，其中，所述覆盖层包括离子掺杂的AlN层。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供半导体衬底；在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构；在所述铜互连结构和所述层间介电层的表面上形成覆盖层，其中，所述覆盖层包括离子掺杂的AlN层。2.如权利要求1所述的方法，其特征在于，掺杂的所述离子包括Ge。3.如权利要求1所述的方法，其特征在于，采用原子沉积法形成所述覆盖层。4.如权利要求1所述的方法，其特征在于，形成所述AlN层的源气体包括AlCH3。5.如权利要求2所述的方法，其特征在于，进行所述Ge离子掺杂的源气体包括GeH4。6.如权利要求1所述的方法，其特征在于，所述覆盖层还包括位于离子掺杂的AlN层上方的未掺杂AlN层。7.如权利要求6所述的方法，其特征在于，其中所述离子掺杂的AlN层的厚度为覆盖层总厚度的1/2-2/3。8.如权利要求2所述的方法，其特征在于，Ge离子的掺杂浓度由下至上逐渐减小。9.如权利要求1所述的...

【专利技术属性】
技术研发人员：邓浩，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11