晶圆级系统封装方法及封装结构技术方案

一种晶圆级系统封装方法及封装结构，方法包括：提供器件晶圆，包括集成有多个第一芯片的第一正面以及与第一正面相背的第一背面；提供多个第二芯片；在第一正面形成粘合层；图形化粘合层，在粘合层内形成多个露出第一正面的第一通孔；将第二芯片设置于剩余粘合层上，第二芯片与第一通孔一一对应且覆盖第一通孔顶部，并使器件晶圆和第二芯片键合；刻蚀第一背面，在器件晶圆内形成与第一通孔相贯通的第二通孔，第二通孔和第一通孔构成第一导电通孔；在第一导电通孔内形成与第二芯片电连接的第一导电柱。本发明专利技术通过先形成第一通孔再形成第二通孔，避免出现第一通孔开口尺寸大于第二通孔开口尺寸的问题，从而改善第一导电柱的电性连接性能。

Wafer level system encapsulation method and packaging structure

A wafer-level system packaging method and a packaging structure include: providing a device wafer, including a first front integrated with a plurality of first chips and a first back facing opposite to the first front; providing a plurality of second chips; forming an adhesive layer on the first front; forming a graphical adhesive layer, forming a plurality of exposed segments within the adhesive layer. The first through hole on the first front side is etched and a second through hole, a second through hole and a first through hole are formed in the wafer. A first conductive through hole is formed, and a first conductive column electrically connected with the second chip is formed in the first conductive through hole. By forming the first through hole before forming the second through hole, the invention avoids the problem that the opening size of the first through hole is larger than the opening size of the second through hole, thereby improving the electrical connection performance of the first conductive column.

【技术实现步骤摘要】
晶圆级系统封装方法及封装结构
本专利技术涉及半导体制造领域，尤其涉及一种晶圆级系统封装方法及封装结构。
技术介绍
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(BallGridArray，BGA)、芯片尺寸封装(ChipScalePackage，CSP)、晶圆级封装(WaferLevelPackage，WLP)、三维封装(3D)和系统封装(SiP)等。系统封装可以将多个不同功能的有源元件、无源元件、微机电系统(MEMS)、光学元件等其他元件组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成。相比于系统级芯片(SystemonChip，SoC)，系统封装的集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(WaferLevelPackageSysteminPackage，WLPSiP)，与传统的系统封装相比，晶圆级系统封装是在器件晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。但是，现有技术晶圆级系统封装容易导致封装结构的性能和可靠性下降。
技术实现思路
本专利技术解决的问题是提供一种晶圆级系统封装方法及封装结构，提高封装结构的性能和可靠性。为解决上述问题，本专利技术提供一种晶圆级系统封装方法，包括：提供器件晶圆，所述器件晶圆包括集成有多个第一芯片的第一正面以及与所述第一正面相背的第一背面；提供多个第二芯片；在所述器件晶圆的第一正面形成可光刻的粘合层；图形化所述粘合层，在所述粘合层内形成多个露出所述第一正面的第一通孔；图形化所述粘合层后，将所述第二芯片设置于剩余粘合层上，所述第二芯片与所述第一通孔一一对应且覆盖所述第一通孔的顶部，并使所述器件晶圆和所述第二芯片键合；刻蚀所述器件晶圆的第一背面，在所述器件晶圆内形成贯穿所述器件晶圆且与所述第一通孔相贯通的第二通孔，所述第二通孔和所述第一通孔构成第一导电通；在所述第一导电通孔内形成与所述第二芯片电连接的第一导电柱。相应的，本专利技术还提供一种封装结构，包括：器件晶圆，所述器件晶圆包括集成有多个第一芯片的第一正面以及与所述第一正面相背的第一背面；粘合层，位于所述器件晶圆的第一正面，所述粘合层内具有多个露出所述第一正面的通孔；与所述器件晶圆相键合的多个第二芯片，所述第二芯片设置于所述粘合层上，所述第二芯片与所述通孔一一对应且覆盖所述通孔的顶部。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在实现所述器件晶圆和所述第二芯片的键合之前，在所述器件晶圆的第一正面形成粘合层，并对所述粘合层进行图形化，在所述粘合层内形成多个露出所述第一正面的第一通孔，所述第一通孔与所述第二芯片一一对应；与依次刻蚀所述器件晶圆的第一背面和粘合层，先后在所述器件晶圆内形成第二通孔、在所述粘合层内形成与所述第二通孔相贯通的第一通孔的方案相比，本专利技术通过先在所述粘合层内形成第一通孔，再刻蚀所述第一背面以形成第二通孔的方案，能够避免出现所述粘合层的横向刻蚀严重的问题，从而避免出现所述第一通孔开口尺寸大于所述第二通孔开口尺寸的问题；相应的，后续在第一导电通孔内形成与所述第二芯片电连接的第一导电柱时，有利于降低所述第一导电柱在所述第一通孔内的形成难度、提高所述第一导电柱在所述第一通孔内的形成质量，从而改善所述第一导电柱的电性连接性能，进而优化封装结构的性能和可靠性。可选方案中，图形化所述粘合层后，剩余粘合层覆盖所述第二芯片对应位置的第一正面，相应的，当后续在所述第一正面形成覆盖所述第二芯片的封装层时，所述封装层与所述第二芯片露出的第一正面实现良好的接触，从而有利于提高所述封装层的绝缘、密封及防潮的作用。附图说明图1至图4是一种封装方法各步骤对应的结构示意图；图5至图14是本专利技术晶圆级系统封装方法一实施例中各步骤对应的结构示意图；图15至图17是本专利技术晶圆级系统封装方法另一实施例中各步骤对应的结构示意图；图18是本专利技术封装结构一实施例的结构示意图；图19是本专利技术封装结构另一实施例的结构示意图。具体实施方式由
技术介绍
可知，晶圆级系统封装容易导致封装结构的性能和可靠性下降。现结合一种晶圆级系统封装方法分析其性能和可靠性下降的原因。图1至图4是一种封装方法各步骤对应的结构示意图。参考图1，提供第一器件晶圆10，所述第一器件晶圆10包括集成有多个第一芯片11的第一正面12以及与所述第一正面12相背的第一背面13。所述第一器件晶圆10用于作为封装工艺中的待集成晶圆，在完成封装制程后，对所述第一器件晶圆10进行封装测试后再进行切割以获得单个成品芯片。参考图2，提供多个第二芯片31，所述第二芯片31包括具有半导体器件的第二正面(未标示)以及与所述第二正面相背的第二背面(未标示)，所述第二正面和第二背面中的任一面上形成有粘合层20。所述第二芯片31用于作为封装工艺中的待集成芯片，通过将多个不同功能的第二芯片31整合至一个封装结构中，以实现晶圆级系统封装。目前，提供所述第二芯片31的步骤包括：提供多个功能不同的第二器件晶圆，每一个第二器件晶圆包括集成有所述第二芯片31的第三正面以及与所述第三正面相背的第三背面；在所述第三正面和第三背面中的任一面上形成粘合膜；对所述多个第二器件晶圆以及位于所述第二器件晶圆上的粘合膜进行切割，获得多个功能不同的第二芯片31以及位于所述第二芯片31任一面上的粘合层20。继续参考图2，将所述粘合层20固定于所述第一正面12上，通过所述粘合层20实现所述第一器件晶圆10和所述第二芯片31的粘贴结合。参考图3，在所述第一正面12(如图2所示)形成覆盖所述第二芯片31的封装层40；形成所述封装层40后，通过所述第一背面13(如图2所示)对所述第一器件晶圆10进行减薄处理。参考图4，采用硅通孔(Through-SiliconVia，TSV)刻蚀工艺，依次刻蚀所述第一背面13和粘合层20，在所述第一器件晶圆10内形成第一通孔15，在所述粘合层20内形成与所述第一通孔15相贯通且露出所述第二芯片31的第二通孔25，所述第二通孔25和所述第一通孔15构成导电通孔；其中，所述导电通孔的延伸方向为第一方向，与所述第一方向以及所述第一正面12(如图2所示)法线方向相垂直的为第二方向(如图4中AA1方向所示)。晶圆级系统封装主要包括物理连接和电性连接这两个重要工艺，所述粘合层20通常为有机材料，用于实现所述第二芯片31和所述第一器件晶圆10之间的物理连接，并通过硅通孔刻蚀和电镀技术实现所述第一芯片11和第二芯片31与其他电路之间的电性连接、以及所述第一芯片11和第二芯片31之间的电性连接。硅通孔刻蚀所采用的工艺通常为反应离子干法刻蚀(ReactiveIonEtching)工艺，刻蚀形成所述第一通孔15后，所述第二通孔25的开口尺寸L2(如图4所示)和形貌主要根据所述第一通孔15的形貌和刻蚀制程而定。其中，在干法刻蚀过程中会生成不和刻蚀气体反应的聚合物(Polymer)副产物，所述副产物容易附着于开口侧壁以阻止本文档来自技高网...

【技术保护点】
1.一种晶圆级系统封装方法，其特征在于，包括：提供器件晶圆，所述器件晶圆包括集成有多个第一芯片的第一正面以及与所述第一正面相背的第一背面；提供多个第二芯片；在所述器件晶圆的第一正面形成可光刻的粘合层；图形化所述粘合层，在所述粘合层内形成多个露出所述第一正面的第一通孔；图形化所述粘合层后，将所述第二芯片设置于剩余粘合层上，所述第二芯片与所述第一通孔一一对应且覆盖所述第一通孔的顶部，并使所述器件晶圆和所述第二芯片键合；刻蚀所述器件晶圆的第一背面，在所述器件晶圆内形成贯穿所述器件晶圆且与所述第一通孔相贯通的第二通孔，所述第二通孔和所述第一通孔构成第一导电通孔；在所述第一导电通孔内形成与所述第二芯片电连接的第一导电柱。

【技术特征摘要】
2017.09.30 CN 2017109170711;2017.09.30 CN 201710911.一种晶圆级系统封装方法，其特征在于，包括：提供器件晶圆，所述器件晶圆包括集成有多个第一芯片的第一正面以及与所述第一正面相背的第一背面；提供多个第二芯片；在所述器件晶圆的第一正面形成可光刻的粘合层；图形化所述粘合层，在所述粘合层内形成多个露出所述第一正面的第一通孔；图形化所述粘合层后，将所述第二芯片设置于剩余粘合层上，所述第二芯片与所述第一通孔一一对应且覆盖所述第一通孔的顶部，并使所述器件晶圆和所述第二芯片键合；刻蚀所述器件晶圆的第一背面，在所述器件晶圆内形成贯穿所述器件晶圆且与所述第一通孔相贯通的第二通孔，所述第二通孔和所述第一通孔构成第一导电通孔；在所述第一导电通孔内形成与所述第二芯片电连接的第一导电柱。2.如权利要求1所述的晶圆级系统封装方法，其特征在于，使所述器件晶圆和所述第二芯片键合后，刻蚀所述器件晶圆的第一背面之前，还包括：在所述第一正面形成覆盖所述第二芯片的封装层；通过所述第一背面对所述器件晶圆进行减薄处理。3.如权利要求1所述的晶圆级系统封装方法，其特征在于，使所述器件晶圆和所述第二芯片键合后，在所述第一导电通孔内形成与所述第二芯片电连接的第一导电柱之前，还包括：刻蚀所述器件晶圆的第一背面，在所述器件晶圆内形成露出所述第一芯片的第二导电通孔；形成所述第一导电柱的步骤中，还在所述第二导电通孔内形成与所述第一芯片电连接的第二导电柱。4.如权利要求3所述的晶圆级系统封装方法，其特征在于，形成所述第一导电柱和第二导电柱后，还包括：在所述器件晶圆的第一背面形成覆盖所述第一导电柱的第一焊垫以及覆盖所述第二导电柱的第二焊垫；在所述第一背面形成钝化层，所述钝化层还覆盖所述第一焊垫和第二焊垫顶部；图形化所述钝化层，露出部分...

【专利技术属性】
技术研发人员：刘孟彬，罗海龙，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江,33