半导体装置的制造方法制造方法及图纸

本发明专利技术提供防止将光致抗蚀剂膜用作掩模时的抗蚀剂图案端部的形状垮塌而减少设计余量的半导体装置的制造方法。包括：第一工序，在半导体晶片(10)的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜(31)；第二工序，在光致抗蚀剂膜(31)转印形成第一开口部的第一掩模图案(32a)；第三工序，在光致抗蚀剂膜转印形成位置与第一开口部的位置不同的第二开口部的第二掩模图案(32b)；第四工序，基于第一掩模图案(32a)以及第二掩模图案选择性地除去光致抗蚀剂膜(31)，形成具有光致抗蚀剂膜的第一开口部以及第二开口部的抗蚀剂掩模；第五工序，将抗蚀剂掩模(31)作为掩模，以离子注入的方式将杂质注入半导体晶片(10)。

【技术实现步骤摘要】
半导体装置的制造方法
本专利技术涉及半导体装置的制造方法。
技术介绍
以往，开发出了如下功率器件，即该功率器件通过以高加速能量的离子注入而导入将成为寿命控制体的杂质缺陷，由此实现特性提高以及特性改善。例如，公知的是，在将IGBT(InsulatedGateBipolarTransistor：绝缘栅型双极晶体管)和与该IGBT反向并联的FWD(FreeWheelingDiode：续流二极管)内置于同一半导体芯片而一体化的结构的反向导通型IGBT(RC-IGBT)中，照射氦(He)而在n-型漂移区形成将成为寿命控制体的缺陷。图11、图12是表示以往的RC-IGBT的结构的截面图。在图11所示的以往的RC-IGBT中，在n-型漂移区101与p型基区102的界面附近，形成有通过氦照射形成的缺陷113。该缺陷113不仅形成于FWD区域112，还形成于IGBT区域111。IGBT区域111是配置有IGBT的区域。FWD区域112是配置有FWD的区域。此外，如图12所示，提出有如下RC-IGBT，即该RC-IGBT为了实现IGBT区域111中的泄漏电流降低和/或损耗降低，仅在FWD区域112形成有本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：第一工序，在半导体晶片的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜；第二工序，在所述光致抗蚀剂膜转印第一掩模图案，所述第一掩模图案形成第一开口部；第三工序，在所述光致抗蚀剂膜转印第二掩模图案，所述第二掩模图案形成多个位置与所述第一开口部的位置不同的第二开口部；第四工序，基于所述第一掩模图案以及所述第二掩模图案选择性地除去所述光致抗蚀剂膜，形成具有所述光致抗蚀剂膜的所述第一开口部以及所述第二开口部的抗蚀剂掩模；以及第五工序，将所述抗蚀剂掩模作为掩模，以离子注入的方式将杂质注入所述半导体晶片。

【技术特征摘要】
2017.03.16 JP 2017-0512401.一种半导体装置的制造方法，其特征在于，包括：第一工序，在半导体晶片的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜；第二工序，在所述光致抗蚀剂膜转印第一掩模图案，所述第一掩模图案形成第一开口部；第三工序，在所述光致抗蚀剂膜转印第二掩模图案，所述第二掩模图案形成多个位置与所述第一开口部的位置不同的第二开口部；第四工序，基于所述第一掩模图案以及所述第二掩模图案选择性地除去所述光致抗蚀剂膜，形成具有所述光致抗蚀剂膜的所述第一开口部以及所述第二开口部的抗蚀剂掩模；以及第五工序，将所述抗蚀剂掩模作为掩模，以离子注入的方式将杂质注入所述半导体晶片。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述半导体装置的制造方法在所述第二工序之后且所述第三工序之前，包括：基于所述第一掩模图案选择性地除去所述光致抗蚀剂膜而在所述光致抗蚀剂膜形成所述第一开口部的工序，在所述第四工序中，基于所述第二掩模图案选择性地除去所述光致抗蚀剂膜而在所述光致抗蚀剂膜形成多个所述第二开口部。3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，所述半导体装置的制造方法在所述第四工序之后且所述第五工序之前，包括：对所述抗蚀剂掩模照射紫外线的工序或对所述抗蚀剂掩模进行加热的工序。4.根据权利要求1～3中的任意一项所述的半导体装置的制造方法，其特征在于，所述第一开口部与所述第二开口部分离。5.根据权利要求1～4中的任意一项所述的半导体装置的制造方法，其特征在于，所述第二开口部的深度比所述第一开口部的深度浅。6.根据权利要求1～5中的任意一项所述的半导体装置的制造方法，其特征在于，所述第二开口部的宽度比所述第一开口部的宽度窄。7.根据权利要求1～6中的任意一项所述的半导体装置的制造方法，其特征在于，所述第二开口部的深度为0.5μm以上且1μm以下。8.根据权利要求1～7中的任意一项所述的半导体装置的制造方法，其特征在于，所述第二开口部的宽度为1μm以...

【专利技术属性】
技术研发人员：儿玉奈绪子，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP