半导体器件制造方法技术

本发明专利技术公开了一种半导体器件制造方法，包括：形成第一材料层，所述第一材料层包含多个氢键；在第一材料层上形成第二材料层，第二材料层的致密度大于第一材料层，其中，在形成第一材料层之后、并且在形成第二材料层之前进一步包括，执行退火以减少所述多个氢键。依照本发明专利技术的半导体器件制造方法，形成硬掩模之前对介质层退火以完全去除氢键缺陷，提高了器件的抗漏电能力。

【技术实现步骤摘要】
半导体器件制造方法
本专利技术涉及一种半导体器件制造方法，特别是涉及一种减少介质层特别是氧化硅薄膜中氢键缺陷的方法。
技术介绍
半导体工艺中，为了绝缘隔离半导体器件与金属布线层、或者相互隔离多个金属布线层，如图1a所示，通常在接触端子(例如MOSFET的栅极或源漏接触)相连的金属连接结构例如互联布线之间通过旋涂、喷涂、丝网印刷或低温CVD工艺等形成介电常数较低的绝缘层。一种典型的绝缘层是利用TEOS作为原料沉积形成的氧化硅薄膜(也可以简称TEOS)，以用作层间绝缘层。同时，在形成金属互联过程中需要对于介质层进行光刻/刻蚀等构图工艺以形成接触孔或沟槽，为了提高孔或沟槽侧壁的垂直度，通常在软质的介质层上方形成硬掩模层(例如ONO叠层)。然而，这些低k材料诸如TEOS的层间绝缘层的形成过程中，由于沉积工艺自身工艺特性的限制，大量氢键(-H)存在于介质层中，这将降低薄膜质量，引起器件绝缘性能降低。例如图1c所示，后续填充金属形成互联时，氢键缺陷将介质层中产生孔洞或在互联结构侧壁上产生凸起，严重时造成相邻金属互联之间短路，或者孔洞引起介质层被击穿失效。一种通常的解决方案是在制作其他器件结构之前本文档来自技高网...

【技术保护点】
1.一种半导体器件制造方法，包括：形成第一材料层，所述第一材料层包含多个氢键；在所述第一材料层上形成第二材料层，其中，在形成所述第一材料层之后、并且在形成所述第二材料层之前进一步包括，执行退火以减少所述多个氢键。

【技术特征摘要】
1.一种半导体器件制造方法，包括：形成第一材料层，所述第一材料层包含多个氢键；在所述第一材料层上形成第二材料层，其中，在形成所述第一材料层之后、并且在形成所述第二材料层之前进一步包括，执行退火以减少所述多个氢键。2.如权利要求1所述的半导体器件制造方法，其中，所述第一材料层为绝缘介质，材质为TEOS、掺碳氧化硅、掺硼氧化硅、掺磷氧化硅、掺氟氧化硅、或低k材料。3.如权利要求1所述的半导体器件制造方法，其中，所述第二材料层的致密度大于所述第一材料层，并且所述第二材料层为硬掩模层、阻挡层或导电层。4.如权利要求1所述的半导体器件制造方法，其中，所述第二材料层为单层或多层结构。5.如权利要求1所述的半导体...

【专利技术属性】
技术研发人员：詹昶，万先进，张高升，刘力挽，胡淼龙，蒋志超，涂飞飞，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42