内嵌式触控阵列基板、显示面板及制造方法技术

本发明专利技术涉及一种内嵌式触控阵列基板、显示面板及制造方法。该内嵌式触控阵列基板包括：基板(10)；设于基板(10)上的低温多晶硅薄膜晶体管阵列包括图案化的遮光层(11)和图案化的源漏极层(17)；设于所述低温多晶硅TFT阵列上的图案化的平坦层(18)；设于平坦层(18)上的图案化的底部透明电极(22)；设于底部透明电极(22)上的图案化的钝化层(23)；设于钝化层(23)上的图案化的顶部透明电极(24)；源漏极层(17)包括与上方底部透明电极(22)相连接的第一走线(171)，所述遮光层(11)包括作为触控信号线的第二走线(111)，所述第二走线(111)与上方的第一走线(171)相连接。本发明专利技术减少一道光罩，减少3次成膜，制程简化，成本降低。

Embedded touch array substrate, display panel and manufacturing method thereof

The invention relates to an embedded touch control array substrate, a display panel and a manufacturing method thereof. The embedded touch array substrate includes: a substrate (10); a cryogenic polysilicon thin film transistor array arranged on the substrate (10) includes a patterned light-shield layer (11) and a patterned source-drain layer (17); a patterned flat layer (18) arranged on the cryogenic polysilicon TFT array; and a patterned bottom transparent electricity arranged on the flat layer (18). Pole (22); Patterned passivation layer (23) on bottom transparent electrode (22); Patterned top transparent electrode (24) on passivation layer (23); Source and drain layer (17) includes a first wiring (171) connected with upper bottom transparent electrode (22), the shading layer (11) includes a second wiring (111) as a touch signal line. The two line (111) is connected to the first line (171) above. The invention reduces a light mask, reduces 3 times of film formation, simplifies the process and reduces the cost.

【技术实现步骤摘要】
内嵌式触控阵列基板、显示面板及制造方法
本专利技术涉及显示
，尤其涉及一种内嵌式触控阵列基板、显示面板及制造方法。
技术介绍
触控显示面板根据结构不同可划分为：触控电路覆盖于液晶盒上式(OnCell)，触控电路内嵌在液晶盒内式(InCell)、以及外挂式。内嵌式触控显示面板具有成本较低、厚度较薄等优点，受到各大面板厂家青睐，已演化为未来触控技术的主要发展方向。参见图1，其为一种现有内嵌式触控阵列基板的剖面展开示意图。目前高解析度内嵌式触控(In-CellTouch)已成为低温多晶硅(LTPS)LCD显示面板主流，目前内嵌式触控多采用底部透明电极(BITO)22作为触控信号电极，使用独立金属(Metal)线作为触控(Touch)信号线，触控信号线多采用独立的第三金属层(M3)20制作而成。与非内嵌式(NonIn-Cell)相比较，需要增加第一绝缘层19&第三金属层20、第二绝缘层21(IL1&M3、IL2)三次成膜、两道光罩(Mask)制程，制造成本、不良率也随之增加。现有内嵌式触控阵列基板主要包括：基板10，设于基板10上的低温多晶硅薄膜晶体管阵列，设于低温多晶硅TFT阵列上的平坦层18，以及设于平坦层18上的第一绝缘层19，可作为触控信号线的第三金属层20，第二绝缘层21，可作为触控信号电极的底部透明电极22，钝化层23，以及可作为像素电极的顶部透明电极24；低温多晶硅薄膜晶体管阵列主要包括遮光层11，缓冲层12，多晶硅层13，栅极绝缘层14，栅极层15，层间介质层16，以及源漏极层17。目前内嵌式触控低温多晶硅LCD显示面板的TFT结构以及制造工艺主要包括：(1)形成遮光层(LS)11：遮光层成膜→光刻(Photo)→蚀刻→剥离(Strip)，形成遮光层图案；在基板10上形成遮光层11，遮光层11一般为金属层，利用光罩制程图案化遮光层11，剥离光阻；(2)形成多晶硅层(P-Si)13：3L成膜→准分子激光退火(ELA)→光刻→干蚀刻→剥离；在遮光层11上形成缓冲层12，例如SiNx/SiOx，之后在缓冲层12上形成多晶硅层13，然后图案化多晶硅层13，剥离光阻；(3)NCD：光刻→NCD离子注入(IMP)→剥离；对多晶硅层13进行沟道掺杂，形成沟道；(4)NP：光刻→NP离子注入→剥离；对多晶硅层13进行N型离子重掺杂，形成NMOS沟道两侧的源极区和漏极区；(5)形成栅极绝缘层14&栅极层15(GI&Gate)：栅极绝缘层14&栅极层15成膜→光刻→蚀刻→轻掺杂漏极区(LDD)离子注入；形成栅极绝缘层14和栅极层15，然后图案化栅极层15和栅极绝缘层14，形成TFT的栅极以及扫描线等结构，通过离子注入形成轻掺杂漏极区；(6)Pp：光刻→Pp离子注入→剥离；对多晶硅层13进行P型离子重掺杂，形成PMOS沟道两侧的源极区和漏极区；(7)形成层间介质层(ILD)16：层间介质层成膜→快速热退火(RTA)→光刻→干蚀刻→剥离；形成层间介质层16，图案化；(8)形成源漏极层(SD)17：源漏极层成膜→光刻→干蚀刻→剥离；形成源漏极层17，图案化，形成源极/漏极和数据线等结构；(9)形成平坦层(PLN)18：平坦层光刻→平坦层灰化(Ash)；形成平坦层18，图案化，灰化去除光阻；(10)形成第一绝缘层19&第三金属层20(IL1&M3)：第一绝缘层&第三金属层成膜→第三金属层光刻→蚀刻→剥离；形成第一绝缘层19和第三金属层20，图案化第一绝缘层19和第三金属层20，第三金属层20作为触控信号线；(11)形成第二绝缘层(IL2)21：第二绝缘层成膜→光刻→干蚀刻→剥离，形成第三金属层与底部透明电极(BITO)过孔；形成第二绝缘层21，图案化，形成第三金属层20与底部透明电极22之间的过孔；(12)形成底部透明电极(BITO)22：底部透明电极成膜→光刻→蚀刻→剥离；形成底部透明电极22，图案化，底部透明电极22可作为触控信号电极；(13)形成钝化层(PV)23：钝化层成膜→光刻→干蚀刻→剥离；形成钝化层23，图案化；现有技术中，钝化层23干蚀刻形成过孔时，需要一次蚀刻穿钝化层23/第二绝缘层21/第一绝缘层19三层膜，具有底切高发的风险；(14)形成顶部透明电极(TITO)24：顶部透明电极成膜→光刻→蚀刻→剥离→退火(Anneal)；形成顶部透明电极24，图案化。共需要14道光罩制程才能完成，工艺复杂、成本较高。
技术实现思路
因此，本专利技术的目的在于提供一种内嵌式触控阵列基板、显示面板及制造方法，简化制程、降低成本。为实现上述目的，本专利技术提供了一种内嵌式触控阵列基板，包括：基板；设于基板上的低温多晶硅薄膜晶体管阵列，所述低温多晶硅薄膜晶体管阵列包括图案化的遮光层和图案化的源漏极层；设于所述低温多晶硅薄膜晶体管阵列上的图案化的平坦层；设于平坦层上的图案化的底部透明电极；设于底部透明电极上的图案化的钝化层；设于钝化层上的图案化的顶部透明电极；所述源漏极层包括与底部透明电极相连接的第一走线，所述遮光层包括作为触控信号线的第二走线，所述第二走线与第一走线相连接。其中，所述低温多晶硅薄膜晶体管阵列包括：设于基板上的图案化的遮光层；设于基板和遮光层上的图案化的缓冲层；设于缓冲层上的图案化的多晶硅层；设于多晶硅层和缓冲层上的图案化的栅极绝缘层；设于栅极绝缘层上的图案化的栅极层；设于栅极层上的图案化的层间介质层；设于层间介质层上的图案化的源漏极层。其中，所述缓冲层设有接触孔，以用于第一走线连接第二走线。其中，所述栅极绝缘层设有过孔，以用于第一走线连接第二走线。其中，所述层间介质层设有过孔，以用于第一走线连接第二走线。其中，所述平坦层设有过孔，以用于底部透明电极连接第一走线。其中，所述平坦层和钝化层分别设有过孔以用于所述顶部透明电极连接源漏极层。其中，所述底部透明电极和顶部透明电极为氧化铟锡电极。本专利技术还提供了一种显示面板，包括上述任一项所述的内嵌式触控阵列基板。本专利技术还提供了一种内嵌式触控阵列基板的制造方法，包括：在基板上形成遮光层，图案化遮光层，形成作为触控信号线的第二走线；形成缓冲层及多晶硅层，图案化多晶硅层；图案化缓冲层，形成用于第二走线连接第一走线的接触孔；对多晶硅层进行沟道掺杂；对多晶硅层进行N型离子重掺杂；形成栅极绝缘层和栅极层，图案化栅极层和栅极绝缘层，栅极绝缘层形成用于第二走线连接第一走线的过孔；对多晶硅层进行P型离子重掺杂；形成层间介质层并使其图案化，形成用于第二走线连接第一走线的过孔；形成源漏极层并使其图案化，形成用于与底部透明电极相连接的第一走线；形成平坦层并使其图案化，形成用于底部透明电极连接第一走线的过孔；形成底部透明电极，并使其图案化；形成钝化层，并使其图案化；形成顶部透明电极，并使其图案化。综上，本专利技术的内嵌式触控阵列基板、显示面板及制造方法减少一道光罩，减少3次成膜，制程简化，成本降低；减少3次成膜，膜层结构简化，避免了第一绝缘层、第二绝缘层、钝化层三层非金属膜直接接触导电膜，降低了因应力搭配不佳而导致出现膜破的几率，也降低了钝化层干蚀刻一次蚀刻穿钝化层/第二绝缘层/第一绝缘层三层膜时底切高发的风险。附图说明下面结合附本文档来自技高网...

【技术保护点】
1.一种内嵌式触控阵列基板，其特征在于，包括：基板(10)；设于基板(10)上的低温多晶硅薄膜晶体管阵列，所述低温多晶硅薄膜晶体管阵列包括图案化的遮光层(11)和图案化的源漏极层(17)；设于所述低温多晶硅薄膜晶体管阵列上的图案化的平坦层(18)；设于平坦层(18)上的图案化的底部透明电极(22)；设于底部透明电极(22)上的图案化的钝化层(23)；设于钝化层(23)上的图案化的顶部透明电极(24)；所述源漏极层(17)包括与底部透明电极(22)相连接的第一走线(171)，所述遮光层(11)包括作为触控信号线的第二走线(111)，所述第二走线(111)与第一走线(171)相连接。

【技术特征摘要】
1.一种内嵌式触控阵列基板，其特征在于，包括：基板(10)；设于基板(10)上的低温多晶硅薄膜晶体管阵列，所述低温多晶硅薄膜晶体管阵列包括图案化的遮光层(11)和图案化的源漏极层(17)；设于所述低温多晶硅薄膜晶体管阵列上的图案化的平坦层(18)；设于平坦层(18)上的图案化的底部透明电极(22)；设于底部透明电极(22)上的图案化的钝化层(23)；设于钝化层(23)上的图案化的顶部透明电极(24)；所述源漏极层(17)包括与底部透明电极(22)相连接的第一走线(171)，所述遮光层(11)包括作为触控信号线的第二走线(111)，所述第二走线(111)与第一走线(171)相连接。2.如权利要求1所述的内嵌式触控阵列基板，其特征在于，所述低温多晶硅薄膜晶体管阵列包括：设于基板(10)上的图案化的遮光层(11)；设于基板(10)和遮光层(11)上的图案化的缓冲层(12)；设于缓冲层(12)上的图案化的多晶硅层(13)；设于多晶硅层(13)和缓冲层(12)上的图案化的栅极绝缘层(14)；设于栅极绝缘层(14)上的图案化的栅极层(15)；设于栅极层(15)上的图案化的层间介质层(16)；设于层间介质层(16)上的图案化的源漏极层(17)。3.如权利要求2所述的内嵌式触控阵列基板，其特征在于，所述缓冲层(12)设有接触孔，以用于第一走线(171)连接第二走线(111)。4.如权利要求2所述的内嵌式触控阵列基板，其特征在于，所述栅极绝缘层(14)设有过孔，以用于第一走线(171)连接第二走线(111)。5.如权利要求2所述的内嵌式触控阵列基板，其特征在于，所述层间介质层(16)设有过孔，以用于第一走线(171)连接第二走线(11...

【专利技术属性】
技术研发人员：王威，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42