一种移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、栅极驱动电路及显示装置，通过输入模块在输入信号端的控制下将输入信号端的信号提供给上拉节点。通过输出模块在时钟信号端与上拉节点的信号的控制下，将第二参考信号端的信号提供给输出信号端。通过复位模块在输入信号端与时钟信号端的控制下将第一参考信号端的信号提供给上拉节点。通过下拉控制模块根据第一参考信号端的信号使输出信号端复位。这样通过上述四个模块的相互配合，可以使移位寄存器单元仅在一个时钟信号端的信号的控制下，实现正常的移位输出，可以使设置的时钟信号线的数量降低，进而降低布线难度与占用空间，有利于使显示面板实现窄边框设计。

A shift register unit, gate drive circuit and display device

The invention discloses a shift register unit, a gate drive circuit and a display device, which provide the signal of the input signal end to the pull-up node under the control of the input signal end by the input module. By the output module, the signal of the second reference signal terminal is provided to the output signal terminal under the control of the signal of the clock signal terminal and the pull-up node. The signal of the first reference signal end is supplied to the pull-up node by the reset module under the control of the input signal end and the clock signal end. The output signal terminal is reset by the pull-down control module according to the signal of the first reference signal end. Through the cooperation of the four modules, the shift register unit can achieve normal shift output only under the control of the signal of one clock signal terminal, and the number of set clock signal lines can be reduced, thus reducing the difficulty of wiring and occupying space, which is conducive to the narrow border design of the display panel.

【技术实现步骤摘要】
一种移位寄存器单元、栅极驱动电路及显示装置
本专利技术涉及显示
，特别涉及一种移位寄存器单元、栅极驱动电路及显示装置。
技术介绍
随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，GOA(GateDriveronArray，阵列基板行驱动)技术将TFT(ThinFilmTransistor，薄膜晶体管)栅极驱动电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IC，IntegratedCircuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制作工艺两方面降低产品成本，还可以使显示面板做到两边对称和窄边框的美观设计。现有的GOA电路通常由多个级联的移位寄存器单元构成，各级移位寄存器单元对应连接一条栅线，用于输出驱动信号以驱动连接的栅线。目前，一般各级移位寄存器单元需要采用多个时钟信号以实现驱动信号的移位输出，从而导致需要设置多条用于传输时钟信号的时钟信号线，进而使得布线难度增加以及占用空间增大，不利于使显示面板实现窄边框设计。
技术实现思路
本专利技术实施例提供一种移位寄存器单元、栅极驱动电路及显示装置，用以解决现有技术中由于时钟信号线较多导致的布线难度增加以及占用空间增大，不利于使显示面板实现窄边框设计的问题。因此，本专利技术实施例提供了一种移位寄存器单元，包括：输入模块、复位模块、下拉控制模块以及输出模块；所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给上拉节点；所述复位模块用于在所述输入信号端与时钟信号端的控制下将第一参考信号端的信号提供给所述上拉节点；所述输出模块用于在所述时钟信号端与所述上拉节点的信号的控制下，将第二参考信号端的信号提供给输出信号端；所述下拉控制模块用于根据所述第一参考信号端的信号使所述输出信号端复位。可选地，在本专利技术实施例提供的上述移位寄存器单元中，所述复位模块包括：或非门和第一开关晶体管；所述或非门的第一输入端与所述输入信号端相连，所述或非门的第二输入端与所述时钟信号端相连，所述或非门的输出端与所述第一开关晶体管的栅极相连；所述第一开关晶体管的第一极与所述第一参考信号端相连，所述第一开关晶体管的第二极与所述上拉节点相连。可选地，在本专利技术实施例提供的上述移位寄存器单元中，所述复位模块包括：与非门和第二开关晶体管；所述与非门的第一输入端与所述输入信号端相连，所述与非门的第二输入端与所述时钟信号端相连，所述与非门的输出端与所述第二开关晶体管的栅极相连；所述第二开关晶体管的第一极与所述第一参考信号端相连，所述第二开关晶体管的第二极与所述上拉节点相连。可选地，在本专利技术实施例提供的上述移位寄存器单元中，所述输出模块包括：第三开关晶体管、第四开关晶体管以及存储电容；所述第三开关晶体管的栅极与所述上拉节点相连，所述第三开关晶体管的第一极与所述时钟信号端相连，所述第三开关晶体管的第二极与所述第四开关晶体管的栅极相连；所述第四开关晶体管的第一极与所述第二参考信号端相连，所述第四开关晶体管的第二极与所述输出信号端相连；所述存储电容连接于所述上拉节点与所述输出信号端之间。可选地，在本专利技术实施例提供的上述移位寄存器单元中，所述下拉控制模块包括：第一下拉控制子模块和/或第二下拉控制子模块；所述第一下拉控制子模块用于在所述上拉节点的信号的电平与所述输入信号端的有效脉冲信号的电平相反时，将所述第一参考信号端的信号提供给所述输出信号端；所述第二下拉控制子模块用于在所述时钟信号端的电平与所述输入信号端的有效脉冲信号的电平相反时，将所述第一参考信号端的信号提供给所述输出信号端。可选地，在本专利技术实施例提供的上述移位寄存器单元中，所述第一下拉控制子模块包括：第五开关晶体管、第六开关晶体管以及第七开关晶体管；所述第五开关晶体管的栅极与其第一极均与所述第二参考信号端相连，所述第五开关晶体管的第二极与第一下拉节点相连；所述第六开关晶体管的栅极与所述上拉节点相连，所述第六开关晶体管的第一极与所述第一参考信号端相连，所述第六开关晶体管的第二极与所述第一下拉节点相连；所述第七开关晶体管的栅极与所述第一下拉节点相连，所述第七开关晶体管的第一极与所述第一参考信号端相连，所述第七开关晶体管的第二极与所述输出信号端相连。可选地，在本专利技术实施例提供的上述移位寄存器单元中，所述第二下拉控制子模块包括：第八开关晶体管、第九开关晶体管以及第十开关晶体管；所述第八开关晶体管的栅极与其第一极均与所述第二参考信号端相连，所述第八开关晶体管的第二极与第二下拉节点相连；所述第九开关晶体管的栅极与所述时钟信号端相连，所述第九开关晶体管的第一极与所述第一参考信号端相连，所述第九开关晶体管的第二极与所述第二下拉节点相连；所述第十开关晶体管的栅极与所述第二下拉节点相连，所述第十开关晶体管的第一极与所述第一参考信号端相连，所述第十开关晶体管的第二极与所述输出信号端相连。可选地，在本专利技术实施例提供的上述移位寄存器单元中，所述输入模块包括：第十一开关晶体管；所述第十一开关晶体管的栅极与其第一极均与所述输入信号端相连，所述第十一开关晶体管的第二极与所述上拉节点相连。相应地，本专利技术实施例还提供了一种栅极驱动电路，包括：级联的多个本专利技术实施例提供的移位寄存器单元；第一级移位寄存器单元的输入信号端与帧触发信号端相连；除所述第一级移位寄存器单元之外，其余各级移位寄存器单元的输入信号端分别与其相邻的上一级移位寄存器单元的输出信号端相连。相应地，本专利技术实施例还提供了一种显示装置，包括本专利技术实施例提供的栅极驱动电路。本专利技术有益效果如下：本专利技术实施例提供的移位寄存器单元、栅极驱动电路及显示装置，通过输入模块在输入信号端的控制下将输入信号端的信号提供给上拉节点；通过输出模块在时钟信号端与上拉节点的信号的控制下，将第二参考信号端的信号提供给输出信号端，以使输出信号端输出有效脉冲信号。通过复位模块在输入信号端与时钟信号端的控制下将第一参考信号端的信号提供给上拉节点，以对上拉节点进行复位。通过下拉控制模块根据第一参考信号端的信号使输出信号端复位，以使输出信号端输出无效脉冲信号。这样通过上述四个模块的相互配合，可以使移位寄存器单元仅在一个时钟信号端的信号的控制下，实现正常的移位输出，即使移位寄存器单元的输出信号端输出对应的栅线所需的扫描信号，从而可以使设置的时钟信号线的数量降低，进而降低布线难度与占用空间，有利于使显示面板实现窄边框设计。附图说明图1为本专利技术实施例提供的移位寄存器单元的结构示意图之一；图2为本专利技术实施例提供的移位寄存器单元的结构示意图之二；图3为本专利技术实施例提供的移位寄存器单元的具体结构示意图之一；图4为本专利技术实施例提供的或非门的具体结构示意图；图5a为本专利技术实施例提供的电路时序图之一；图5b为本专利技术实施例提供的电路时序图之二；图6a为输入信号端的信号的仿真模拟图；图6b为时钟信号端的信号的仿真模拟图；图6c为输出信号端的信号的仿真模拟图；图7为本专利技术实施例提供的移位寄存器单元的具体结构示意图之二；图8a为本专利技术实施例提供的电路时序图之三；图8b为本专利技术实施例提供的电路时序图之四；图9为本专利技术实施例提供的栅极驱动电路的结构示意图。具体实施方式为了使本本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括：输入模块、复位模块、下拉控制模块以及输出模块；所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给上拉节点；所述复位模块用于在所述输入信号端与时钟信号端的控制下将第一参考信号端的信号提供给所述上拉节点；所述输出模块用于在所述时钟信号端与所述上拉节点的信号的控制下，将第二参考信号端的信号提供给输出信号端；所述下拉控制模块用于根据所述第一参考信号端的信号使所述输出信号端复位。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入模块、复位模块、下拉控制模块以及输出模块；所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给上拉节点；所述复位模块用于在所述输入信号端与时钟信号端的控制下将第一参考信号端的信号提供给所述上拉节点；所述输出模块用于在所述时钟信号端与所述上拉节点的信号的控制下，将第二参考信号端的信号提供给输出信号端；所述下拉控制模块用于根据所述第一参考信号端的信号使所述输出信号端复位。2.如权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括：或非门和第一开关晶体管；所述或非门的第一输入端与所述输入信号端相连，所述或非门的第二输入端与所述时钟信号端相连，所述或非门的输出端与所述第一开关晶体管的栅极相连；所述第一开关晶体管的第一极与所述第一参考信号端相连，所述第一开关晶体管的第二极与所述上拉节点相连。3.如权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括：与非门和第二开关晶体管；所述与非门的第一输入端与所述输入信号端相连，所述与非门的第二输入端与所述时钟信号端相连，所述与非门的输出端与所述第二开关晶体管的栅极相连；所述第二开关晶体管的第一极与所述第一参考信号端相连，所述第二开关晶体管的第二极与所述上拉节点相连。4.如权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括：第三开关晶体管、第四开关晶体管以及存储电容；所述第三开关晶体管的栅极与所述上拉节点相连，所述第三开关晶体管的第一极与所述时钟信号端相连，所述第三开关晶体管的第二极与所述第四开关晶体管的栅极相连；所述第四开关晶体管的第一极与所述第二参考信号端相连，所述第四开关晶体管的第二极与所述输出信号端相连；所述存储电容连接于所述上拉节点与所述输出信号端之间。5.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括：第一下拉控制子模块和/或第二下拉控制子模块；所述第一下拉控制子模块用于在所述上拉节点的信号的电平与所述输入信号端的有效脉冲信号的电平相反时，将所述第一参考信号端的信号提供给...

【专利技术属性】
技术研发人员：袁粲，袁志东，李永谦，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11