移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本实用新型专利技术公开了一种移位寄存器单元、栅极驱动电路及显示装置，属于显示技术领域，该移位寄存器单元包括：输入子电路、输出子电路、放电子电路和降噪子电路，其中，该放电子电路分别与输入信号端、第一电源端和下拉节点连接，用于在输入信号的控制下，向下拉节点输出第一电源信号。本实用新型专利技术提供的移位寄存器单元中，放电子电路可以在输入阶段中控制下拉节点的电位为无效电位，从而避免了降噪子电路在该下拉节点的控制下，影响上拉节点和输出端的电位，保证了移位寄存器单元的正常输出。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路及显示装置
本技术涉及显示
，特别涉及一种移位寄存器单元、栅极驱动电路及显示装置。
技术介绍
移位寄存器通常包括多个级联的移位寄存器单元，每个移位寄存器单元用于驱动一行像素单元，由该多个级联的移位寄存器单元实现对显示装置中各行像素单元的逐行扫描驱动，以显示图像。相关技术中有一种移位寄存器单元，该移位寄存器单元主要包括输入子电路、输出子电路、下拉控制子电路和降噪子电路。其中，输入子电路用于在输入阶段，根据上一级移位寄存器单元输出的驱动信号对上拉节点充电，输出子电路用于在该上拉节点的控制下，在输出阶段向输出端输出驱动信号，下拉控制子电路用于控制下拉节点的电位，降噪子电路用于在下拉节点的控制下，在输出阶段之后持续对上拉节点和输出端进行降噪。但是，由于一帧图像的扫描过程中，下拉节点的电位在输出阶段之后会持续保持有效电位，导致在下一帧图像扫描过程的输入阶段和输出阶段中，降噪子电路可能会在该下拉节点的控制下，影响上拉节点和输出端的电位，导致移位寄存器单元无法正常工作。
技术实现思路
本技术提供了一种移位寄存器单元、栅极驱动电路及显示装置，可以解决相关技术中移位寄存器单元在下拉节点的影响下可能无法正常输出的问题，所述技术方案如下：第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：输入子电路、输出子电路、放电子电路和降噪子电路；所述输入子电路分别与输入信号端、第一控制信号端和上拉节点连接，用于在来自所述输入信号端的输入信号的控制下，向所述上拉节点输出来自所述第一控制信号端的第一控制信号；所述输出子电路分别与时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述时钟信号端的时钟信号；所述放电子电路分别与所述输入信号端、第一电源端和下拉节点连接，用于在所述输入信号的控制下，向所述下拉节点输出来自所述第一电源端的第一电源信号；所述降噪子电路分别与所述下拉节点、所述第一电源端、所述上拉节点和所述输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第一电源信号；其中，所述第一控制信号的电位为第一电位，所述第一电源信号的电位为第二电位。可选的，所述放电子电路，包括：第一晶体管；所述第一晶体管的栅极与所述输入信号端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述下拉节点连接。可选的，所述移位寄存器单元还包括：复位子电路；所述复位子电路分别与复位信号端、第二控制信号端和所述上拉节点连接，用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输出来自所述第二控制信号端的第二控制信号，所述第二控制信号的电位为第二电位；所述放电子电路还与所述复位信号端连接，所述放电子电路还用于在所述复位信号的控制下，向所述下拉节点输出所述第一电源信号。可选的，所述放电子电路包括：第一晶体管和第二晶体管；所述第一晶体管的栅极与所述输入信号端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述下拉节点连接；所述第二晶体管的栅极与所述复位信号端连接，所述第二晶体管的第一极与所述第一电源端连接，所述第二晶体管的第二极与所述下拉节点连接。可选的，所述移位寄存器单元还包括：第一下拉控制子电路和第二下拉控制子电路；所述第一下拉控制子电路与所述下拉节点和第二电源端连接，用于在来自所述第二电源端的第二电源信号的控制下，向所述下拉节点输出所述第二电源信号，所述第二电源信号的电位为第一电位；所述第二下拉控制子电路分别与所述上拉节点、所述下拉节点和所述第一电源端连接，用于在所述上拉节点的控制下，向所述下拉节点输出来自第一电源端的第一电源信号。可选的，所述输入子电路，包括：第三晶体管和第四晶体管；所述第三晶体管的栅极与所述输入信号端连接，所述第三晶体管的第一极与所述第一控制信号端连接，所述第三晶体管的第二极与第一节点连接；所述第四晶体管的栅极与所述输入信号端连接，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与所述上拉节点连接。可选的，所述复位子电路，包括：第五晶体管和第六晶体管；所述第五晶体管的栅极与所述复位信号端连接，所述第五晶体管的第一极与所述第二控制信号端连接，所述第五晶体管的第二极与第二节点连接；所述第六晶体管的栅极与所述复位信号端连接，所述第六晶体管的第一极与所述第二节点连接，所述第六晶体管的第二极与所述上拉节点连接。可选的，所述第一下拉控制子电路包括：第七晶体管，所述第二下拉控制子电路包括：第八晶体管；所述第七晶体管的栅极和第一极与所述第二电源端连接，所述第七晶体管的第二极与所述下拉节点连接；所述第八晶体管的栅极与所述上拉节点连接，所述第八晶体管的第一极与所述第一电源端连接，所述第八晶体管的第二极与所述下拉节点连接。可选的，所述降噪子电路包括：第九晶体管和第十晶体管；所述第九晶体管的栅极与所述下拉节点连接，所述第九晶体管的第一极与所述第一电源端连接，所述第九晶体管的第二极与所述上拉节点连接；所述第十晶体管的栅极与所述下拉节点连接，所述第十晶体管的第一极与所述第一电源端连接，所述第十晶体管的第二极与所述输出端连接。可选的，所述输入子电路，包括：第三晶体管和第四晶体管；所述移位寄存器单元还包括复位子电路，所述复位子电路，包括：第五晶体管和第六晶体管；所述降噪子电路还包括：第十一晶体管和第十二晶体管；所述第十一晶体管的栅极与所述下拉节点连接，所述第十一晶体管的第一极与所述第一电源端连接，所述第十一晶体管的第二极分别与所述第三晶体管的第二极和所述第四晶体管的第一极连接；所述第十二晶体管的栅极与所述下拉节点连接，所述第十二晶体管的第一极与所述第一电源端连接，所述第十二晶体管的第二极分别与所述第五晶体管的第二极和所述第六晶体管的第一极连接。可选的，所述移位寄存器单元还包括：第十三晶体管；所述第十三晶体管的栅极与总复位信号端连接，所述第十三晶体管的第一极与所述第一电源端连接，所述第十三晶体管的第二极与所述上拉节点连接。第二方面，提供了一种移位寄存器单元的驱动方法，用于驱动如第一方面任一所述的移位寄存器单元，所述移位寄存器单元包括：输入子电路、输出子电路、放电子电路和降噪子电路，所述方法包括：输入阶段，在所述输入信号的控制下，所述输入子电路向上拉节点输出来自第一控制信号端的第一控制信号，所述放电子电路向下拉节点输出来自第一电源端的第一电源信号；输出阶段，在所述上拉节点的控制下，所述输出子电路向所述输出端输出所述第一时钟信号。第三方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如第一方面任一所述的移位寄存器单元；每一级移位寄存器单元的输出端与上一级移位寄存器单元的复位信号端连接；每一级移位寄存器单元的输出端与下一级移位寄存器单元的输入信号端连接。第四方面，提供了一种显示装置，所述显示装置包括：如第三方面所述的栅极驱动电路。本技术提供的技术方案带来的有益效果是：综上所述，本技术实施例提供的移位寄存器单元、栅极驱动电路及显示装置，该移位寄存器单元包括输入子电路、输出子电路、放电子电路和降噪子电路，该移位寄存器单元中的放电子电路可以在输入信号的电位为有效电位时(本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入子电路、输出子电路、放电子电路和降噪子电路；所述输入子电路分别与输入信号端、第一控制信号端和上拉节点连接，用于在来自所述输入信号端的输入信号的控制下，向所述上拉节点输出来自所述第一控制信号端的第一控制信号；所述输出子电路分别与时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述时钟信号端的时钟信号；所述放电子电路分别与所述输入信号端、第一电源端和下拉节点连接，用于在所述输入信号的控制下，向所述下拉节点输出来自所述第一电源端的第一电源信号；所述降噪子电路分别与所述下拉节点、所述第一电源端、所述上拉节点和所述输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第一电源信号；其中，所述第一控制信号的电位为第一电位，所述第一电源信号的电位为第二电位。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入子电路、输出子电路、放电子电路和降噪子电路；所述输入子电路分别与输入信号端、第一控制信号端和上拉节点连接，用于在来自所述输入信号端的输入信号的控制下，向所述上拉节点输出来自所述第一控制信号端的第一控制信号；所述输出子电路分别与时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述时钟信号端的时钟信号；所述放电子电路分别与所述输入信号端、第一电源端和下拉节点连接，用于在所述输入信号的控制下，向所述下拉节点输出来自所述第一电源端的第一电源信号；所述降噪子电路分别与所述下拉节点、所述第一电源端、所述上拉节点和所述输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第一电源信号；其中，所述第一控制信号的电位为第一电位，所述第一电源信号的电位为第二电位。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述放电子电路，包括：第一晶体管；所述第一晶体管的栅极与所述输入信号端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述下拉节点连接。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：复位子电路；所述复位子电路分别与复位信号端、第二控制信号端和所述上拉节点连接，用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输出来自所述第二控制信号端的第二控制信号，所述第二控制信号的电位为第二电位；所述放电子电路还与所述复位信号端连接，所述放电子电路还用于在所述复位信号的控制下，向所述下拉节点输出所述第一电源信号。4.根据权利要求3所述的移位寄存器单元，其特征在于，所述放电子电路包括：第一晶体管和第二晶体管；所述第一晶体管的栅极与所述输入信号端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述下拉节点连接；所述第二晶体管的栅极与所述复位信号端连接，所述第二晶体管的第一极与所述第一电源端连接，所述第二晶体管的第二极与所述下拉节点连接。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：第一下拉控制子电路和第二下拉控制子电路；所述第一下拉控制子电路与所述下拉节点和第二电源端连接，用于在来自所述第二电源端的第二电源信号的控制下，向所述下拉节点输出所述第二电源信号，所述第二电源信号的电位为第一电位；所述第二下拉控制子电路分别与所述上拉节点、所述下拉节点和所述第一电源端连接，用于在所述上拉节点的控制下，向所述下拉节点输出来自第一电源端的第一电源信号。6.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入子电路，包括：第三晶体管和第四晶体管；所述第三晶体管的栅极与所述输入信号端连接，所述第三晶体管的第一极与所述第一控...

【专利技术属性】
技术研发人员：王志冲，郑皓亮，韩承佑，商广良，韩明夫，袁丽君，姚星，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京,11