半导体装置制造方法及图纸

在方向偏置施加状态下防止半导体开关开启。包括：半导体开关SW，具有集电极C、发射极E、以及栅电极G；齐纳二极管5A，其一端与集电极C电气连接，其另一端与栅电极G电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及齐纳二极管5B，其一端与栅电极G电气连接，其另一端与发射极E电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，其中，齐纳二极管5A以及齐纳二极管5B被构成为：在反向偏置施加状态下，栅电极G的电压不会上升至半导体开关SW的开启阀值电压。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及一种半导体装置，具体为涉及一种具有半导体开关以及齐纳二极管(ZenerDiode)的半导体装置。
技术介绍
以往，具有包含所谓MOS结构的半导体开关的半导体装置已被普遍认知。在这样的半导体装置中，设置有齐纳二极管来用于过电压保护。而齐纳二极管通常被设置为N型半导体层与P型半导体层相邻配置的结构。例如，当半导体开关为绝缘栅极双极晶体管(InsulatedGateBipolarTransistor：IGBT)时，在集电极与栅电极之间设置有第一齐纳二极管，而在栅电极与发射极之间设置有第二齐纳二极管。第一齐纳二极管与第二齐纳二极管被串联连接。先行技术文献专利文献1：特开2009-111304号公报如上述般，在设置有用于过电压保护的第一以及第二齐纳二极管的半导体装置中，为了满足期望的耐压，要求在反向偏置施加状态下半导体开关不会开启(ON)。这里所说的“反向偏置施加状态”是指半导体开关的第一主电极与高电位连接，第二主电极与低电位连接，并且控制电极被输入断开(OFF)信号的状态。当半导体开关为IGBT时，第一主电极为集电极，第二主电极为发射极，控制电极为栅电极。断开信号则为低于开启阀值电压的电压。然而，在反向偏置施加状态下，会由于被施加于第一主电极与第二主电极之间的高电压，而导致串联后的第一齐纳二极管以及第二齐纳二极管中流通漏电流。这样一来，施加于第一主电极与第二主电极之间的高电压就会因该漏电流而被分压，从而导致控制电极的电压在无意中到达或超过开启阀值电压。其所带来结果就是，可能会导致半导体开关开启。因此，本专利技术基于对上述知识的认识，目的是提供一种能够在反向偏置施加状态下防止半导体开关开启的半导体装置。
技术实现思路
本专利技术涉及的半导体装置，其特征在于，包括：半导体开关，具有与高电位连接的第一主电极、与低电位连接的第二主电极、以及控制电极；第一齐纳二极管，其一端与所述第一主电极电气连接，其另一端与所述控制电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及第二齐纳二极管，其一端与所述控制电极电气连接，其另一端与所述第二主电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，其中，所述第一齐纳二极管以及所述第二齐纳二极管被构成为：在所述第一主电极与高电位连接，所述第二主电极与低电位连接，并且所述控制电极被输入所述半导体开关的断开信号的反向偏置施加状态下，所述控制电极的电压不会上升至所述半导体开关的开启阀值电压。另外，在所述半导体装置中，也可以是：其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的接合面积比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的接合面积更小。另外，在所述半导体装置中，也可以是：其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的宽度比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的宽度更短。另外，在所述半导体装置中，也可以是：其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的厚度比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的厚度更薄。另外，在所述半导体装置中，也可以是：其中，设置有与所述第二齐纳二极管并联连接的，并且与所述第二齐纳二极管一同被集成的集成电阻。另外，在所述半导体装置中，也可以是：其中，构成所述第二齐纳二极管的多个所述N型半导体层中的被所述P型半导体层夹住的N型半导体层没有被形成在所述第二齐纳二极管的整个宽度上，并且在所述第二齐纳二极管的长度方向上相邻的P型半导体层之间相连。另外，在所述半导体装置中，也可以是：其中，构成所述第二齐纳二极管的P型半导体层从平面看被形成为蛇行形状。另外，在所述半导体装置中，也可以是：其中，被所述P型半导体层夹住的N型半导体层的前端从平面看被形成为圆弧状。另外，在所述半导体装置中，也可以是：其中，在所述相邻的P型半导体层的连接区域上配置有电阻比所述P型半导体层更低的低电阻P型半导体层。另外，在所述半导体装置中，也可以是：其中，所述低电阻P型半导体层被形成为将所述N型半导体层的前端部包围。另外，在所述半导体装置中，也可以是：其中，所述低电阻P型半导体层被配置在：构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层之间的PN结处形成的耗尽层的外侧。另外，在所述半导体装置中，也可以是：其中，在所述第二齐纳二极管的宽度方向上的两端处，所述第二齐纳二极管的长度方向上相邻的P型半导体层之间相连。另外，在所述半导体装置中，也可以是：其中，所述第二齐纳二极管从其长度方向上看，所述N型半导体层的数量在所述第二齐纳二极管的宽度方向上是不同的。另外，在所述半导体装置中，也可以是：其中，所述第二齐纳二极管从其长度方向上看，所述N型半导体层的数量在所述第二齐纳二极管的宽度方向上是相同的。另外，在所述半导体装置中，也可以是：其中，构成所述第二齐纳二极管的所述N型半导体层是在半导体层中导入N型掺杂物后构成的，并且其没有被形成在所述半导体层的整个厚度上。另外，在所述半导体装置中，也可以是：其中，构成所述第一齐纳二极管的所述P型半导体层的P型掺杂物的浓度比构成所述第一齐纳二极管的所述N型半导体层的N型掺杂物的浓度更低，并且，构成所述第二齐纳二极管的所述P型半导体层的P型掺杂物的浓度比构成所述第二齐纳二极管的所述N型半导体层的N型掺杂物的浓度更低，构成所述第一齐纳二极管的连续的N型半导体层、P型半导体层以及由N型半导体层所构成的第一NPN型双极晶体管的电流放大倍数比构成所述第二齐纳二极管的连续的N型半导体层、P型半导体层以及由N型半导体层所构成的第二NPN型双极晶体管的电流放大率数更小。另外，在所述半导体装置中，也可以是：其中，所述第一NPN型双极晶体管的所述P型半导体层比所述第二NPN型双极晶体管的所述P型半导体层更长。另外，在所述半导体装置中，也可以是：其中，所述第一NPN型双极晶体管的所述P型半导体层的掺杂物浓度比所述第二NPN型双极晶体管的所述P型半导体层的掺杂物浓度更高。专利技术效果根据本专利技术，通过使反向偏置施加状态下的控制电极的电压不达到开启阀值电压，就能够在反向偏置施加状态下防止半导体开关开启。简单附图说明图1是本专利技术的第一实施方式涉及的半导体装置的内部构成概略图。图2是第一实施方式涉及的半导体装置的平面图。图3是齐纳二极管5A(5B)的部分斜视图。图4是第一实施方式涉及的半导体装置中半导体开关的电流-电压特性展示图。图5是第二实施方式涉及的半导体装置的齐纳二极管的平面图。图6是本专利技术的第三实施方式涉及的半导体装置的内部构成概略图。图7是第三实施方式涉及的半导体装置中的第一例涉及的齐纳二极管5B的平面图。图8是第三实施方式涉及的半导体装置中的第二例涉及的齐纳二极管5B的平面图。图9是第三实施方式涉及的半导体装置中的第三例涉及的齐纳二极管5B的平面图。图10是图9中区域L1的放大平面图。图11是第三实施方式涉及的半导体装置中的第四例涉及的齐纳二极管5B的平面图。图12是图11中区域L2的放大平面图。图13是第三实施方式涉及的半导体装置中的第五例涉及的齐纳二极管5B的平面图。图14是第三实施方式涉及的半导体装置中的第六例涉及的齐本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：半导体开关，具有与高电位连接的第一主电极、与低电位连接的第二主电极、以及控制电极；第一齐纳二极管，其一端与所述第一主电极电气连接，其另一端与所述控制电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及第二齐纳二极管，其一端与所述控制电极电气连接，其另一端与所述第二主电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，其中，所述第一齐纳二极管以及所述第二齐纳二极管被构成为：在所述第一主电极与高电位连接，所述第二主电极与低电位连接，并且所述控制电极被输入所述半导体开关的断开信号的反向偏置施加状态下，所述控制电极的电压不会上升至所述半导体开关的开启阀值电压。

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其特征在于，包括：半导体开关，具有与高电位连接的第一主电极、与低电位连接的第二主电极、以及控制电极；第一齐纳二极管，其一端与所述第一主电极电气连接，其另一端与所述控制电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构；以及第二齐纳二极管，其一端与所述控制电极电气连接，其另一端与所述第二主电极电气连接，并且为N型半导体层与P型半导体层交互地相邻配置的结构，其中，所述第一齐纳二极管以及所述第二齐纳二极管被构成为：在所述第一主电极与高电位连接，所述第二主电极与低电位连接，并且所述控制电极被输入所述半导体开关的断开信号的反向偏置施加状态下，所述控制电极的电压不会上升至所述半导体开关的开启阀值电压。2.根据权利要求1所述的半导体装置，其特征在于：其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的接合面积比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的接合面积更小。3.根据权利要求2所述的半导体装置，其特征在于：其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的宽度比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的宽度更短。4.根据权利要求2所述的半导体装置，其特征在于：其中，构成所述第一齐纳二极管的所述N型半导体层与所述P型半导体层的厚度比构成所述第二齐纳二极管的所述N型半导体层与所述P型半导体层的厚度更薄。5.根据权利要求1所述的半导体装置，其特征在于：其中，设置有与所述第二齐纳二极管并联连接的，并且与所述第二齐纳二极管一同被集成的集成电阻。6.根据权利要求5所述的半导体装置，其特征在于：其中，构成所述第二齐纳二极管的多个所述N型半导体层中的被所述P型半导体层夹住的N型半导体层没有被形成在所述第二齐纳二极管的整个宽度上，并且在所述第二齐纳二极管的长度方向上相邻的P型半导体层之间相连。7.根据权利要求6所述的半导体装置，其特征在于：其中，构成所述第二齐纳二极管的P型半导体层从平面看被形成为蛇行形状。8.根据权利要求7所述的半导体装置，其特征在于：其中，被所述P型半导体层夹住的N型半导体层的前端从平面看被形成为圆弧状。9.根据权利要求7所述的半导体装置，其特征在于：其中，在所述相邻的P型半...

【专利技术属性】
技术研发人员：小谷凉平，松原寿树，石塚信隆，三川雅人，押野浩，
申请(专利权)人：新电元工业株式会社，
类型：发明
国别省市：日本,JP