编码及解码多层级通信架构的信号线的设备及方法技术

本文中揭示用于多层级通信架构的设备及方法。一种实例性设备可包含经配置以将多个位流转换成多个多层级信号的驱动器电路。所述多个位流的计数大于所述多个多层级信号的计数。所述驱动器电路进一步经配置以使用个别驱动器将所述多个多层级信号驱动到多个信号线上。所述个别驱动器中的一个驱动器经配置以驱动多于两个电压。

【技术实现步骤摘要】
【国外来华专利技术】编码及解码多层级通信架构的信号线的设备及方法
技术介绍
对使计算系统更强大且更具功率高效性的追求已经带来在不增加且理想情形是减少能量消耗的情况下改进吞吐量的接口通信的进步。通常，随着时钟速度增加，期望增加接口总线上的数据转变时间以与较快时钟速度相匹配。未来双倍数据速率(DDR)动态随机存取存储器(DRAM)效能目标将很快超过DRAM晶体管开关能力。一些系统已实施数据编码及专用多层级(例如，多于两个层级)总线架构来增加经由接口总线达成的吞吐量。然而，这些专用架构会增加成本及复杂性且需要额外输入/输出(I/O)引脚。
技术实现思路
本文中揭示用于多层级通信架构的设备及方法，举例来说，用于编码及解码多层级通信架构的信号线的设备及方法。在一个方面中，一种设备可包含经配置以将多个位流转换成多个多层级信号的驱动器电路。所述多个位流的计数大于所述多个多层级信号的计数。所述驱动器电路进一步经配置以使用个别驱动器将所述多个多层级信号驱动到多个信号线上。所述个别驱动器中的驱动器经配置以驱动多于两个电压。在另一态样中，一种设备可包含接收器与解码器电路，所述接收器与解码器电路经配置以接收多个多层级信号并解码所述多个多层级信号以恢复多个位流，其中所述多个位流的计数大于所述多个多层级信号的计数。所述接收器与解码器电路经配置以使用参考电压来确定所述多个多层级信号中的每一者的信号层级并基于所述所确定多层级信号层级而解码所述多个多层级信号。在另一态样中，一种方法可包含在第一装置处将多个位流转换成多个多层级信号，其中所述多个位流的计数大于所述多层级信号的计数，且进一步包含经由个别驱动器将所述多个多层级信号驱动到I/O总线的相应信号线上以到达第二装置，其中所述多个多层级信号具有多于两个信号层级。在另一态样中，一种方法可包含在主机处确定从存储器接收到的多个多层级信号中的每一者的电压电平，且进一步包含基于所述所确定电压电平而解码所述多个多层级信号以恢复多个位流。附图说明图1是根据本专利技术的实施例的设备的框图。图2是根据本专利技术的实施例的用于包含一对信号线的多层级通信架构的设备的框图。图3A到3D是根据本专利技术的实施例用于编码多层级信号的逻辑电路的示意图。图4A到4C是根据本专利技术的实施例用于解码多层级信号的逻辑电路的示意图。图5是根据本专利技术的实施例用于在两个信号线上编码三个位流的编码映图，所述信号线经配置以使用多层级通信架构来驱动。图6是根据本专利技术的实施例用于多层级通信架构的驱动器的示意图。图7A到7C是根据本专利技术的实施例的驱动器电路的示范性输出的示意图。图8是根据本专利技术的实施例用于多层级通信架构的一个七分支驱动器电路的示意图。图9是根据本专利技术的实施例用于多层级通信架构的设备的框图。图10是根据本专利技术的实施例用于多层级通信架构的设备的框图。图11是根据本专利技术的实施例用于多层级通信架构的一个七分支驱动器电路的示意图。图12是根据本专利技术的实施例的具有数据总线反相系统的多层级通信架构的框图。图13A及13B是根据本专利技术的实施例的编码映图及用于实施脉冲振幅调制的多层级通信信号架构的一个七分支驱动器电路的示意图。图14A到14D是根据本专利技术的实施例的图13B的七分支驱动器电路的示范性输出的示意图。图15是根据本专利技术的实施例的存储器的一部分的框图。具体实施方式下文陈述特定细节以提供对本专利技术的实施例的充分理解。然而，所属领域的技术人员将明了，可在无这些特定细节的情况下实践本专利技术的实施例。此外，本文中所描述的本专利技术的特定实施例是以实例方式提供，并不应用于将本专利技术的范围限制于这些特定实施例。图1是根据本专利技术的实施例的设备100的框图。设备100可包含经由输入/输出(I/O)总线与第二装置120通信的第一装置110。第一装置110可包含I/O接口电路112，I/O接口电路112包含经由I/O总线通信的驱动器电路114及接收器与解码器电路116。第二装置120可包含I/O接口电路122，I/O接口电路122包含经由I/O总线通信的驱动器电路124及接收器与解码器电路126。I/O总线可支持包含多个信道的多层级通信架构。在一些实施例中，每一信道可以是单端的且可包含单个信号线。在其它实施例中，每一信道可包含一个以上信号线。在一个实施例中，第一装置110、第二装置120及I/O总线可支持包含M个位流到N个多层级信号的转换的信道，其中M大于N。位流包含串行式提供的多个位，其中位流中的每一位在时间周期内被提供。举例来说，第一位是在第一周期内被提供，且第二位是在第一周期之后的第二周期内被提供，且第三位是在第二周期之后的第三周期内被提供等。以此串行方式提供的连续位表示位流。N个多层级信号可经由I/O总线传输。在一个实例中，3个位流可被转换成2个三层级信号。在另一实例中，可使用脉冲振幅调制(PAM)来将2个、3个或4个位流转换成具有(例如)4个、8个、16个等的层级的单个多层级信号。在一些实例中，第一装置110可包含存储器控制器或处理系统，及/或第二装置120可包含存储器，所述存储器包含易失性存储器及/或非易失性存储器。在一些实例中，第二装置120可包含动态随机存取存储器(DRAM)，例如双倍数据速率(DDR)DRAM或低功率DDRDRAM。然而，应注意存储器并非本专利技术的必要组件。而是，本专利技术可适用于任何两个或多于两个晶片上或晶片外装置，所述装置是使用多层级信令彼此通信。驱动器电路114可包含对含M个位流的集合应用位流转换以产生N个多层级信号并将所述N个多层级信号驱动于I/O总线上来作为若干信道的电路。类似地，驱动器电路124可包含对含M个位流的集合应用位流转换以产生N个多层级信号并将所述N个多层级信号驱动于I/O总线上来作为若干信道的电路。在一些实例中，驱动器电路114可包含对现有DDR驱动器的修改以将所述多层级信号驱动到I/O总线的信道上。针对每一信道，接收器与解码器电路116可包含解码器，所述解码器经配置以通过解码由驱动器电路124提供而经由I/O总线的信道接收到的N个多层级信号来恢复含M个位流的集合。此外，接收器与解码器电路126可包含解码器，所述解码器经配置以通过解码由驱动器电路114提供而经由I/O总线的信道接收到的N个多层级信号来恢复含M个位流的集合。在一些实施例中，接收器与解码器电路116及接收器与解码器电路126可包用以恢复含M个位流的集合的比较器及解码逻辑。在操作中，第一装置110与第二装置120可经由I/O总线通信以传送信息，例如数据、地址、命令等。虽然I/O总线被展示为双向的，但I/O总线也可以是单向总线。I/O接口电路112及I/O接口电路122可实施多层级通信架构。在多层级通信架构中，在符号周期期间经由信道发送符号。符号可以是信道的信号线上的单个值，或者可以是提供于信道的多个信号线上的值组合。符号可表示信道状态。接收器可基于在信道的信号线上传输的值而确定输出信号值。在单端架构中，可将信号线值与一或多个参考值进行比较以确定输出信号值。接收器具有从输出信号转变到当前值的时间到输出信号转变到下一值的时间的时间周期来确定并锁存输出信号值。可基于时钟信号而确定转变时间，且可基于从一个值到另一值的转变而确定设定及保持时间。在具有固定回转速率或固定升/降时间的多层级通信本文档来自技高网...

【技术保护点】
1.一种设备，其包括：驱动器电路，其经配置以将多个位流转换成多个多层级信号，其中所述多个位流的计数大于所述多个多层级信号的计数，所述驱动器电路进一步经配置以使用个别驱动器将所述多个多层级信号驱动到多个信号线上，其中所述个别驱动器中的一个驱动器经配置以驱动多于两个电压。

【技术特征摘要】
【国外来华专利技术】2016.01.22 US 15/004,7771.一种设备，其包括：驱动器电路，其经配置以将多个位流转换成多个多层级信号，其中所述多个位流的计数大于所述多个多层级信号的计数，所述驱动器电路进一步经配置以使用个别驱动器将所述多个多层级信号驱动到多个信号线上，其中所述个别驱动器中的一个驱动器经配置以驱动多于两个电压。2.根据权利要求1所述的设备，其中所述驱动器是被划分成至少两个区段以用于驱动所述多于两个电压的多分支驱动器。3.根据权利要求1所述的设备，其中所述驱动器电路包含多层级信号编码器，所述多层级信号编码器经配置以在符号周期期间将所述多个位流的值组合映射到所述多个多层级信号上的电压组合且设置多个控制信号以用于驱动所述多个多层级信号上的所述电压组合。4.根据权利要求1所述的设备，其中所述驱动器电路包含多层级信号编码器，所述多层级信号编码器包含逻辑，所述逻辑经配置以在符号周期期间将所述多个位流的值组合映射到所述多个多层级信号上的电压组合且设置多个控制信号以用于驱动所述多个多层级信号上的所述电压组合。5.根据权利要求4所述的设备，其中多层级信号解码器的所述逻辑包括：第一逻辑电路，其经配置以基于第一输出信号、第二输出信号、第三输出信号及第四输出信号而提供三个独立位流中的第一者；第二逻辑电路，其经配置以基于所述第一输出信号、所述第二输出信号、所述第三输出信号及所述第四输出信号而提供所述三个独立位流中的第二者；及第三逻辑电路，其经配置以基于所述第一输出信号、所述第二输出信号、所述第三输出信号及所述第四输出信号而提供所述三个独立位流中的第三者。6.根据权利要求4所述的设备，其中所述驱动器电路经配置以将含三个位流的集合映射到两个多层级信号。7.根据权利要求6所述的设备，其中所述多层级信号编码器的所述逻辑包括：第一逻辑电路，其经配置以基于所述三个位流中的每一者的值而将第一控制信号提供到所述个别驱动器中的第一驱动器；第二逻辑电路，其经配置以基于所述三个位流中的每一者的值而将第二控制信号提供到所述个别驱动器中的所述第一驱动器；第三逻辑电路，其经配置以基于所述三个位流中的每一者的值而将第三控制信号提供到所述个别驱动器中的第二驱动器；及第四逻辑电路，其经配置以基于所述三个位流中的每一者的值而将第四控制信号提供到所述个别驱动器中的所述第二驱动器。8.根据权利要求4所述的设备，其中所述驱动器电路经配置以使用脉冲振幅调制架构将含两个位流的集合映射到一个多层级信号。9.根据权利要求1所述的设备，其中所述驱动器电路包含开关电路，所述开关电路经配置以接收所述多个位流并将所述多个位流提供到所述个别驱动器中的驱动器。10.根据权利要求1所述的设备，其中所述个别驱动器中的第一驱动器具有第一阻抗且所述个别驱动器中的第二驱动器具有第二阻抗，所述第二阻抗是所述第一阻抗的所述阻抗的一半。11.根据权利要求1所述的设备，其中所述驱动器电路进一步包括数据总线反相编码器，所述数据总线反相编码器经配置以在所述多个位流转换成所述多个多层级信号之前对所述多个位流执行数据总线反相操作，其中所述数据总线反相操作包括设置数据总线反相旗标且其中所述多个位流变成所述多个多层级信号的所述转换包含所述数据总线反相旗标。12.根据权利要求1所述的设备，其进一步包括动态随机存取存储器。13.一种设备，其包括：接收器与解码器电路，其经配置以接收多个多层级信号并解码所述多个多层级信号以恢复多个位流，其中所述多个位流的计数大于所述多个多层级信号的计数，所述接收器与解码器电路经配置以使用参考电压来确定所述多个多层级信号中的每一者的信号层级并基于所述所确定多层级信号层级而解码所述多个多层级信号。14.根据权利要求13所述的设备，其中所述接收器与解码器电路包括与所述多个多层级信号中的每一者相关联的多个相应比较器，其中所述多个相应比较器的计数是基于用于传输所述多个多层级信号的电压电平的计数，其中所述多个相应比较器中的一个比较器经配...

【专利技术属性】
技术研发人员：T·霍利斯，R·E·格雷夫，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US