温度相关的多模式错误校正制造技术

在一个实施例中，根据本公开的一个方面的温度相关的、多模式错误校正被用于包含存储器单元的阵列的存储器电路。在一个实施例中，耦合到阵列的温度传感器被配置为提供输出信号，该输出信号是存储器单元的阵列的温度的函数。输入端耦合到温度传感器的输出端的多模式错误校正码(ECC)逻辑被配置为：根据存储器单元的阵列的温度，在多个错误校正模式中的一个错误校正模式下以错误校正码对存储器单元的阵列的写入数据进行编码并且对其读取数据进行解码。本文描述了其它方面。

Temperature dependent multimode error correction

In one embodiment, temperature-dependent, multi-mode error correction in accordance with one aspect of the disclosure is used for memory circuits containing an array of memory units. In one embodiment, the temperature sensor coupled to the array is configured to provide an output signal that is a function of the temperature of the array of memory units. The multi-mode error correction code (ECC) logic coupled to the output of the temperature sensor at the input end is configured to encode the write data of the array of memory units in one error correction mode in a plurality of error correction modes according to the temperature of the array of memory units and to read the data into it. The line decode. Other aspects are described in this paper.

【技术实现步骤摘要】
【国外来华专利技术】温度相关的多模式错误校正
本说明书的某些实施例总体上涉及诸如采用错误校正的存储器之类的设备。
技术介绍
在从存储器读取数据的过程中可能会遇到错误，使得从存储器读取的数据可能与存储在存储器中的原始数据不匹配。类似地，在数据被写入存储器时，可能会引入错误，使得存储在存储器中的数据可能与预期要写入的原始数据不匹配。此外，数据可能在存储在存储器中时变得损坏。经常采用各种技术以用于检测这种错误并且在可能的情况下校正这种错误的目的。例如，出于在数据被写入存储器的存储器单元之前对数据进行编码的目的，存储器控制器可以具有错误校正(或纠正)码(ECC)编码器逻辑。这种编码经常包括例如将冗余数据(例如，校验位)添加到原始写入数据。当随后从存储器中读取已编码的数据时，如果检测到错误，该已编码的数据可以由存储器控制器的ECC逻辑的解码器进行解码以恢复原始写入数据。ECC解码器逻辑经常可以检测在去往或来自存储器的传输中或者在数据被存储在存储器中时可能已经发生的错误，并且如果不是太严重则校正这些错误。通常，由ECC编码器逻辑添加到写入数据的冗余数据越多，存储器控制器的ECC解码器逻辑的错误检测和校正能力越鲁棒。例如，通过将附加的校验位添加到已编码的数据，可以被检测和校正的错误的数量可以增加。存储器典型地具有相关联的原始位错误率(RBER)。因此，针对存储器选择的错误校正方案典型地被设计为以足够高的水平来提供错误检测和校正能力，以使错误率降低到可接受的水平。例如，在一些应用中，小于每100,000个位一个错误(通常表示为“1E-6”)的错误率可以是可接受的。存在用于检测和校正数据错误的各种已知的ECC技术，包括例如：例如在按块(block-by-block)基础上对数据进行处理的诸如Reed-Solomon错误校正码之类的块码，以及例如在按位(bit-by-bit)基础上对数据进行处理的卷积码。在诸如地球与空间探测器以及光盘记录设备与回放设备之间的数据的深度空间传输之类的一些应用中，例如，已知使用被级联在一起作为外部ECC方案和内部ECC方案的两个不同的ECC方案对数据进行两次编码，以按顺序对数据进行操作。通过级联ECC技术，与仅单独采用ECC技术中的一种ECC技术相比，在一些应用中可以增强错误检测和校正。附图说明在附图的图中，通过示例的方式而非通过限制的方式示出了本公开的实施例，在附图中，同样的附图标记指代类似的元件。图1描绘了示出根据本公开的实施例的采用温度相关的、多模式错误校正的系统的选定方面的高级别框图。图2a、图2b描绘了根据本公开的实施例的采用温度相关的、多模式错误校正的存储器和存储器控制器的基本架构的示例。图3a-3e提供了根据本公开的实施例的用于温度相关的、多模式错误校正的操作的示例。图4a-4c更详细地示出了根据本公开的实施例的采用温度相关的、多模式错误校正的存储器和存储器控制器的架构的示例。图5a-5c示出了根据本公开的实施例的采用温度相关的、多模式错误校正的存储器中的各种格式的数据存储的示例。具体实施方式在下面的描述中，同样的组件被给予相同的附图标记而不管其是否在不同的实施例中示出。为了以清楚且简明的方式示出本公开的(多个)实施例，附图可以不一定按比例进行绘制，并且某些特征可以以略微示意性的形式示出。关于一个实施例描述和/或示出的特征可以以相同的方式或以类似的方式用于一个或多个其它实施例，和/或与其它实施例的特征进行组合或替代其它实施例的特征。根据本公开的一个方面的温度相关的、多模式错误校正用于包含存储器单元的阵列的存储器电路。在一个方面中，认为根据本公开的温度相关的、多模式错误校正可以降低存储器在一个或多个操作模式下的功耗。应认识到，取决于特定的应用，可以实现其它方面和优点。在一个实施例中，耦合到阵列的温度传感器被配置为提供输出信号，该输出信号是存储器单元的阵列的温度的函数。输入端耦合到温度传感器的输出端的多模式错误校正码(ECC)逻辑被配置为：根据存储器单元的阵列的温度，在多个错误校正模式中的一个错误校正模式下以错误校正码对存储器单元的阵列的写入数据进行编码。例如，根据一个实施例的ECC编码器逻辑包括第一模式ECC编码器逻辑和第二模式ECC编码器逻辑。第一模式ECC编码器逻辑(即，一个示例中的高温度模式(HTM)ECC编码器逻辑)以作为相对高的ECC水平的第一ECC水平对写入数据进行编码，以针对期望较高RBER的存储器的较高温度操作水平来提供相对高程度的错误检测和校正。在一个实施例中，HTM编码器逻辑以相对长的ECC码字编码对写入数据进行编码，以实现针对存储器的较高温度操作水平的相对高程度的错误检测和校正。相对高程度的错误检测和校正的示例是双重检测、双重校正方案，其能够对已编码的数据中的双重错误进行检测和校正两者。适合的高温度错误校正的其它示例包括五位错误校正。另外其它示例包括七位错误校正，其被认为在100摄氏度处能够将错误率降低到与1E-9一样低。应认识到，各种温度模式下的错误校正的水平可以取决于特定的应用而变化。相反，第二模式ECC编码器逻辑(即，一个示例中的低温度模式(LTM)ECC编码器逻辑)以作为相对低的ECC水平的第二ECC水平对写入数据进行编码，以针对期望较低RBER的存储器的较低水平操作温度提供相对较低程度的错误检测和校正。在一个实施例中，LTMECC编码器逻辑以相对短的ECC码字编码对写入数据进行编码，以针对存储器的较低水平操作温度实现相对较低程度的错误检测和校正。相对低程度的错误检测和校正的示例是双重检测、单个校正方案，其能够检测双重错误但仅校正已编码的数据中的单个错误。认为当在例如预期较低RBER的、诸如LTM模式之类的较低水平ECC校正模式下进行操作时，可以降低存储器的功耗。在另一方面中，根据一个实施例的ECC解码器逻辑包括第一模式ECC解码器逻辑和第二模式ECC解码器逻辑。第一模式ECC解码器逻辑(即，一个示例中的高温度模式(HTM)ECC解码器逻辑)被配置为对来自存储器的读取数据(其以相对高的ECC水平以相对长的ECC码字编码被编码)进行解码，以针对预期较高RBER的存储器的较高温度操作水平来提供相对高程度的错误检测和校正。类似地，第二模式ECC解码器逻辑(即，一个示例中的低温度模式(LTM)ECC解码器逻辑)被配置为对来自存储器的读取数据(其以相对低的ECC水平以相对短的ECC码字编码被编码)进行解码，以针对预期较高RBER的存储器的较低温度操作水平来提供相对较低程度的错误检测和校正。认为通过利用LTMECC解码器逻辑对以相对短的ECC码字编码的读取数据进行解码，可以在较低操作温度处降低功耗。在又一方面中，ECC编码器逻辑被配置为对编码器状态标志进行设置，以指示与该编码器状态标志相关联的写入数据是以相对高的ECC水平以相对长的ECC码字编码进行编码的，还是以比第一错误校正水平低的第二错误校正水平以相对短的ECC字编码进行编码的。在一个实施例中，编码器状态标志可以用于促进从一个模式到另一模式的转换，例如从低温度模式(LTM)到高温度模式(HTM)的转换。例如，温度相关的、多模式ECC逻辑还可以被配置为响应于温度传感器输出信号指示存储器单元的阵列的温度升高到超过本文档来自技高网...

【技术保护点】
1.一种装置，包括：存储器单元的阵列；温度传感器，其耦合到所述阵列并且具有输出端，所述温度传感器被配置为在所述输出端处提供输出信号，其中，所述输出信号是所述存储器单元的阵列的温度的函数；存储器控制器，其电耦合到存储器电路的单元的阵列，并且被配置为对所述存储器单元的阵列进行控制；以及多模式错误校正码逻辑，其具有耦合到所述温度传感器输出端的输入端，所述多模式错误校正码逻辑被配置为：根据所述存储器单元的阵列的温度，在多个错误校正模式中的一个错误校正模式下以错误校正码对所述存储器单元的阵列的写入数据进行编码。

【技术特征摘要】
【国外来华专利技术】2015.10.30 US 14/929,1631.一种装置，包括：存储器单元的阵列；温度传感器，其耦合到所述阵列并且具有输出端，所述温度传感器被配置为在所述输出端处提供输出信号，其中，所述输出信号是所述存储器单元的阵列的温度的函数；存储器控制器，其电耦合到存储器电路的单元的阵列，并且被配置为对所述存储器单元的阵列进行控制；以及多模式错误校正码逻辑，其具有耦合到所述温度传感器输出端的输入端，所述多模式错误校正码逻辑被配置为：根据所述存储器单元的阵列的温度，在多个错误校正模式中的一个错误校正模式下以错误校正码对所述存储器单元的阵列的写入数据进行编码。2.根据权利要求1所述的装置，其中，所述多个错误校正模式包括处于第一存储器单元阵列温度水平、处于第一错误校正水平的第一错误校正模式，并且还包括处于比所述第一存储器单元阵列温度水平低的第二存储器单元阵列温度水平、处于比所述第一错误校正水平低的第二错误校正水平的第二错误校正模式。3.根据权利要求2所述的装置，其中，所述存储器单元的阵列包括子阵列，并且其中，所述多模式错误校正码逻辑被配置为在所述第一错误校正模式下以所述第一错误校正水平对所述存储器单元的阵列的写入数据进行编码，以提供具有第一长度的错误校正码字，所述具有第一长度的错误校正码字的至少一部分存储在所述存储器单元的子阵列中，并且所述多模式错误校正码逻辑被配置为在所述第二错误校正模式下以所述第二错误校正水平对所述存储器单元的阵列的写入数据进行编码，以提供具有比所述第一长度短的第二长度并且未存储在所述子阵列内的错误校正码字，所述多模式错误校正码逻辑被配置为对来自所述存储器单元的阵列的、以具有所述第一长度的错误校正码字编码的读取数据进行解码，并且所述多模式错误校正码逻辑被配置为对来自所述存储器单元的阵列的、以具有比所述第一长度短的第二长度的错误校正码字编码的读取数据进行解码。4.根据权利要求3所述的装置，其中，所述多模式错误校正码逻辑还被配置为对编码状态标志进行设置，以指示与所述编码状态标志相关联的所述写入数据是以所述第一错误校正水平被编码的还是以比所述第一错误校正水平低的所述第二错误校正水平被编码的，并且其中，所述多模式错误校正码逻辑还被配置为：响应于所述温度传感器输出信号指示所述存储器单元的阵列的温度超过阈值水平而进入所述第一错误校正模式，并且扫描所述存储器单元的阵列以检测所述编码状态标志是否针对写入数据被设置，并且响应于检测到所述编码状态标志针对相关联的写入数据被设置以指示所述相关联的写入数据以所述第二错误校正水平被编码而以所述第一错误校正水平对写入数据进行重新编码。5.根据权利要求4所述的装置，其中，所述多模式错误校正码逻辑还被配置为针对以所述第一错误校正水平被重新编码的写入数据对编码状态标志进行重置，以指示与所重置的编码状态标志相关联的所述写入数据以比所述第二错误校正水平高的所述第一错误校正水平被重新编码。6.根据权利要求5所述的装置，其中，所述多模式错误校正码逻辑还被配置为针对读取数据对解码状态标志进行设置，以指示相关联的读取数据能够被解码的错误校正水平。7.根据权利要求6所述的装置，其中，所述多模式错误校正码逻辑还被配置为：响应于所述温度传感器输出信号指示所述存储器单元的阵列的温度降到阈值水平以下，进入所述第二错误校正模式；对所述解码状态标志进行检测；响应于检测到所述解码状态标志针对所述相关联的读取数据被设置以指示所述读取数据能够以所述第二错误校正水平被解码，以所述第二错误校正水平对数据进行读取和解码，以及响应于检测到所述解码状态标志针对所述相关联的读取数据被设置以指示所述读取数据要以所述第一错误校正水平被解码，以所述第一错误校正水平对写入数据进行读取和解码，并且对所述解码状态标志进行重置以指示所述读取数据能够以所述第二错误校正水平被解码。8.根据权利要求1所述的装置，其中，所述存储器单元的阵列是自旋转移力矩(STT)随机存取存储器(RAM)高速缓存。9.根据权利要求2-7中任一项所述的装置，其中，所述存储器单元的阵列是自旋转移力矩(STT)随机存取存储器(RAM)高速缓存。10.根据权利要求1-8中任一项所述的与显示器一起使用的装置，还包括：存储器，其中，所述存储器包括具有所述存储器单元的阵列的存储器电路，以及被配置为对所述存储器单元的阵列进行控制的存储器控制器；处理器，其被配置为将数据写入所述存储器并且从所述存储器读取数据；以及视频控制器，其被配置为显示由所述存储器中的数据表示的信息。11.一种与显示器一起使用的计算系统，包括：存储器，其中，所述存储器包括具有存储器单元的阵列的存储器电路，以及被配置为对所述存储器单元的阵列进行控制的存储器控制器；处理器，其被配置为将数据写入所述存储器并且从所述存储器读取数据；视频控制器，其被配置为显示由所述存储器中的数据表示的信息；温度传感器，其耦合到所述阵列并且具有输出端，所述温度传感器被配置为在所述输出端处提供输出信号，其中，所述输出信号是所述存储器单元的阵列的温度的函数；以及多模式错误校正码逻辑，其具有耦合到所述温度传感器输出端的输入端，所述多模式错误校正码逻辑被配置为：根据所述存储器单元的阵列的温度，在多个错误校正模式中的一个错误校正模式下以错误校正码对所述存储器单元的阵列的写入数据进行编码。12.根据权利要求11所述的系统，其中，所述多个错误校正模式包括处于第一存储器单元阵列温度水平、处于第一错误校正水平的第一错误校正模式，并且还包括处于比所述第一存储器单元阵列温度水平低的第二存储器单元阵列温度水平、处于比所述第一错误校正水平低的第二错误校正水平的第二错误校正模式；其中，所述存储器单元的阵列包括子阵列，并且其中，所述多模式错误校正码逻辑被配置为在所述第一错误校正模式下以所述第一错误校正水平对所述存储器单元的阵列的写入数据进行编码，以提供具有第一长度的错误校正码字，所述具有第一长度的错误校正码字的至少一部分存储在所述存储器单元的子阵列中，并且所述多模式错误校正码逻辑被配置为在所述第二错误校正模式下以所述第二错误校正水平对所述存储器单元的阵列的写入数据进行编码，以提供具有比所述第一长度短的第二长度并且未存储在所述子阵列内的错误校正码字，所述多模式错误校正码逻辑被配置为对来自所述存储器单元的阵列的、以具有所述第一长度的错误校正码字编码的读取数据进行解码，并且所述多模式错误校正码逻辑被配置为对来自所述存储器单元的阵列的、以具有比所述第一长度短的第二长度的错误校正码字编码的读取数据进行解码。13.根据权利要求12所述的系统，其中，所述多模式错误校正码逻辑还被配置为对编码状态标志进行设置，以指示与所述编码状态标志相关联的所述写入数据是以所述第一错误校正水平被编码的还是以比所述第一错误校正水平低的所述第二错误校正水平被编码的，并且其中，所述多模式错误校正码逻辑还被配置为：响应于所述温度传感器输出信号指示所述存储器单元的阵列的温度超过阈值水平而进入所述第一错误校正模式，并且扫描所述存储器单元的阵列以检测所述编码状态标志是否针对写入数据被设置，并且响应于检测到所述编码状态标志针对相关联的写入数据被设置以指示所述相关联的写入数据以所述第二错误校正水平被编码而以所述第一错误校正水平对写入数据进行重新编码；其中，所述多模式错误校正码逻辑还被配置为针对以所述第一错误校正水平被重新编码的写入数据对编码状态标志进行重置，以指示与所重置的编码状态标志相关联的所述写入数据以比所述第二错误校正水平高的所述第一错误校正水平被重新编码。14.根据权利要求13所述的系统，其中，所述多模式错误校正码逻辑还被配置为针对读取数据对解码状态标志进行设置，以指示相关联的读取数据能够被解码的错误校正水平；其中，所述多模式错误校正码逻辑还被配置为：响应于所述温度传感器输出信号指示所述存储器单元的阵列的温度降到阈值水平以下，进入所述第二错误校正模式；对所述解码状态标志进行检测；响应于检测到所述解码状态标志针对所述相关联的读取数据被设置以指...

【专利技术属性】
技术研发人员：吴微，C·奥古斯丁，S·汤米施玛，SL·L·卢，J·W·查汉茨，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US