一种高稳定性的低压差稳压器以及多路供电装置制造方法及图纸

本发明专利技术涉及集成芯片技术领域，尤其涉及的是一种高稳定性的低压差稳压器以及多路供电装置，包括初调电路、降噪电路、误差放大器电路和输出级电路；所述多路供电装置包括前级电源，切换电路，主级低压差稳压器，次级低压差稳压器，以及负载。本发明专利技术在传统低压差线性稳压器的基础上进行改进，具有较好的稳定性和降噪性能；多路供电装置扩大了低压差稳压器的应用范围，使电路具有不同的供电模式。

【技术实现步骤摘要】
一种高稳定性的低压差稳压器以及多路供电装置
本专利技术涉及集成芯片
，尤其涉及的是一种高稳定性的低压差稳压器以及多路供电装置。
技术介绍
消费类电子产品已经成为人们日常生活中不可或缺的一部分，而电源管理芯片在电子设备中担负着重要职责，其性能的优劣对整个电路的能耗有直接的影响。而电源管理芯片的种类比较多，其中线性稳压器、开关稳压器（DC/DC）、驱动芯片以及电源管理单元占据了大半江山。而在这几个主要种类中，线性稳压器又占据了最大的市场份额。低压差线性稳压器由于其转换效率高、体积小、低噪声、外接元件少、价格低的特点，成为目前应用最为广泛的电源管理芯片。传统的低压差稳压器输出的噪声大，现有的降噪电路结构复杂，功耗大，并且稳定性也不够好。基于此，本专利技术提供了一种改进的低压差稳压器以及多路供电装置。
技术实现思路
本专利技术的目的是为了解决现有技术中低压差稳压器输出噪声大、结构复杂、功耗大、稳定性差的问题，提供了一种高稳定性的低压差稳压器以及多路供电装置。本专利技术提供了一种高稳定性的低压差稳压器，包括初调电路、降噪电路、误差放大器电路和输出级电路；所述初调电路包括放大器OP1和电阻R1、R2，放大器OP1的正相输入端连接所述基准电压VREF，输出端连接电阻R1的一端，电阻R1的另一端连接放大器OP1的反相输入端和电阻R2的一端，电阻R2的另一端接地；所述降噪电路包括PMOS管P1、P2，NMOS管N1和电流源Ic；所述PMOS管P2的源极连接放大器OP1的输出端和PMOS管P1的源极，漏极与栅极相连并连接PMOS管P1的栅极以及电流源Ic的电流流入端，电流源Ic的电流流出端接地；NMOS管N1的栅极连接PMOS管P1的漏极，源极与漏极均接地；所述误差放大器电路包括放大器OP2，其正相输入端连接PMOS管P1的漏极；所述输出级电路包括PMOS管P3、NMOS管N2、功率管MP和电流源Io以及外接电容C1；PMOS管P3的源极连接电压VDD，栅极与漏极相连并连接NMOS管N2的漏极和功率管MP的栅极；NMOS管N2的栅极连接放大器OP2的输出端，源极接地；功率管MP的源极连接电压VDD，漏极连接放大器OP2的反相输入端电流源Io的电流流入端，电流源Io的电流流出端接地；外接电容C1的一端连接功率管MP的漏极并作为输出电压VOUT的输出端，另一端接地。本专利技术还提供了一种包含上述低压差稳压器的多路供电装置，所述多路供电装置包括：前级电源，切换电路，主级低压差稳压器，次级低压差稳压器，以及负载；前级电源的输出端连接切换电路的输入端以及主级低压差稳压器和次级低压差稳压器的输入端，切换电路的输出端连接主级低压差稳压器和次级低压差稳压器的输入端，主级低压差稳压器和次级低压差稳压器的输入端均连接负载。本专利技术所提供的一种高稳定性的低压差稳压器以及多路供电装置，有效地解决了现有技术中低压差稳压器噪声大、稳定性差的问题，在传统低压差线性稳压器的基础上进行改进，具有较好的稳定性和降噪性能；多路供电装置扩大了低压差稳压器的应用范围，使电路具有不同的供电模式。附图说明图1为本专利技术提供的一种高稳定性的低压差稳压器以及多路供电装置电路结构图。图2为本专利技术提供的一种高稳定性的低压差稳压器输出稳定性的仿真结果图。图3为本专利技术提供的一种多路供电装置的电路结构示意图。具体实施方式本专利技术提供了一种高稳定性的低压差稳压器以及多路供电装置，为使本专利技术的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本专利技术进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。说明书附图1是本专利技术提供的一种高稳定性的低压差稳压器电路结构图。如1图所示（由于基准电压产生电路、电流源产生电路、放大器电路不是本专利技术的关键所在，并且本领域技术人员可以从现有技术中获得，因此本实施例中不做重点阐述），一种高稳定性的低压差稳压器，包括初调电路、降噪电路、误差放大器电路和输出级电路；所述初调电路包括放大器OP1和电阻R1、R2，放大器OP1的正相输入端连接所述基准电压VREF，输出端连接电阻R1的一端，电阻R1的另一端连接放大器OP1的反相输入端和电阻R2的一端，电阻R2的另一端接地；所述降噪电路包括PMOS管P1、P2，NMOS管N1和电流源Ic，所述PMOS管P1、P2的宽长比为100:1；所述PMOS管P2的源极连接放大器OP1的输出端和PMOS管P1的源极，漏极与栅极相连并连接PMOS管P1的栅极以及电流源Ic的电流流入端，电流源Ic的电流流出端接地，电流源Ic的大小本领域技术人员可以根据实际需要进行调整，例如，可设置为1nA；NMOS管N1的栅极连接PMOS管P1的漏极，源极与漏极均接地；所述误差放大器电路包括放大器OP2，其正相输入端连接PMOS管P1的漏极；所述输出级电路包括PMOS管P3、NMOS管N2、功率管MP和电流源Io以及外接电容C1；PMOS管P3的源极连接电压VDD，栅极与漏极相连并连接NMOS管N2的漏极和功率管MP的栅极；NMOS管N2的栅极连接放大器OP2的输出端，源极接地；功率管MP的源极连接电压VDD，漏极连接放大器OP2的反相输入端电流源Io的电流流入端，电流源Io的电流流出端接地；外接电容C1的一端连接功率管MP的漏极并作为输出电压VOUT的输出端，另一端接地。上述电路与传统结构的低压差稳压器相比，通过设置初调电路和降噪电路，并在误差放大器与功率管之间增设了相连的两个MOS管，从而使功率管的栅极电压可以随着电压VDD的变化而变化，有效的减小了输出噪声，并具有较好的稳定性，稳定性的仿真结果如图2所示。本专利技术还提供了一种包含上述低压差稳压器的多路供电装置，如图3所示，所述多路供电装置包括：前级电源，切换电路，主级低压差稳压器，次级低压差稳压器，以及负载；前级电源的输出端连接切换电路的输入端以及主级低压差稳压器和次级低压差稳压器的输入端，并为切换电路、主级低压差稳压器和次级低压差稳压器提供电源，切换电路的输出端连接主级低压差稳压器和次级低压差稳压器的输入端，并根据控制信号控制主级低压差稳压器和次级低压差稳压器的上电次序，从而扩大了低压差稳压器的应用范围，主级低压差稳压器和次级低压差稳压器的输入端均连接负载。应当理解的是，本专利技术的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本专利技术所附权利要求的保护范围。本文档来自技高网...

【技术保护点】
1.一种高稳定性的低压差稳压器，其特征在于，包括初调电路、降噪电路、误差放大器电路和输出级电路；所述初调电路包括放大器OP1和电阻R1、R2，放大器OP1的正相输入端连接所述基准电压VREF，输出端连接电阻R1的一端，电阻R1的另一端连接放大器OP1的反相输入端和电阻R2的一端，电阻R2的另一端接地；所述降噪电路包括PMOS管P1、P2，NMOS管N1和电流源Ic；所述PMOS管P2的源极连接放大器OP1的输出端和PMOS管P1的源极，漏极与栅极相连并连接PMOS管P1的栅极以及电流源Ic的电流流入端，电流源Ic的电流流出端接地；NMOS管N1的栅极连接PMOS管P1的漏极，源极与漏极均接地；所述误差放大器电路包括放大器OP2，其正相输入端连接PMOS管P1的漏极；所述输出级电路包括PMOS管P3、NMOS管N2、功率管MP和电流源Io以及外接电容C1；PMOS管P3的源极连接电压VDD，栅极与漏极相连并连接NMOS管N2的漏极和功率管MP的栅极；NMOS管N2的栅极连接放大器OP2的输出端，源极接地；功率管MP的源极连接电压VDD，漏极连接放大器OP2的反相输入端电流源Io的电流流入端，电流源Io的电流流出端接地；外接电容C1的一端连接功率管MP的漏极并作为输出电压VOUT的输出端，另一端接地。...

【技术特征摘要】
1.一种高稳定性的低压差稳压器，其特征在于，包括初调电路、降噪电路、误差放大器电路和输出级电路；所述初调电路包括放大器OP1和电阻R1、R2，放大器OP1的正相输入端连接所述基准电压VREF，输出端连接电阻R1的一端，电阻R1的另一端连接放大器OP1的反相输入端和电阻R2的一端，电阻R2的另一端接地；所述降噪电路包括PMOS管P1、P2，NMOS管N1和电流源Ic；所述PMOS管P2的源极连接放大器OP1的输出端和PMOS管P1的源极，漏极与栅极相连并连接PMOS管P1的栅极以及电流源Ic的电流流入端，电流源Ic的电流流出端接地；NMOS管N1的栅极连接PMOS管P1的漏极，源极与漏极均接地；所述误差放大器电路包括放大器OP2，其正相输入端连接PMOS管P1的漏极；所述输出级电路包括PMOS管P3、NMOS管N2、功率管MP和...

【专利技术属性】
技术研发人员：李启同，田凤英，约翰利斯特，
申请(专利权)人：李启同，
类型：发明
国别省市：北京,11