稳压器制造技术

本发明专利技术提供即便电源电压发生变动也抑制输出电压的变动且稳定动作的稳压器。稳压器具备控制电路，该控制电路的输入端子与输出晶体管的漏极连接，输出端子与误差放大电路连接，当输出电压比既定电压更大地变动时，使误差放大电路中流动提升电流。

【技术实现步骤摘要】

本专利技术涉及即便电源变动也能抑制输出电压的变动的稳压器。
技术介绍
对现有的稳压器进行说明。图3是示出现有的稳压器的电路图。现有的稳压器具备-PMOS 晶体管 106、107、108、301、302、303 ；NM0S 晶体管 103、104、105、304、305、306、307、308 ;电阻 109,110,309 ；电容 310 ;接地端子 100 ；电源端子101 ;以及输出端子102。由PMOS晶体管301、302、303和NMOS晶体管305、306、308和电阻309构成偏压电路。由NMOS晶体管304、307和电容310构成控制电路。由PMOS晶体管106、107和NMOS晶体管103、104、105构成误差放大电路。由PMOS晶体管108和电阻109、110构成输出电路。接通电源时，电容310的两端的电压成为大致相同，NMOS晶体管304的栅极电压提升至电源电压VDD，NMOS晶体管304导通而PMOS晶体管303的栅极电压下降至接地电压。因此，PMOS晶体管303导通而NMOS晶体管103的栅极电压上升。因而，流过NMOS晶体管103的电流变大，从而误差放大电路的动作速度暂时地被高速化。由此，不会发生因误差放大电路的动作速度慢而引起的过冲或下冲，能够防止对连接到输出端子102的后级的电路的负面影响。而且，若进行电容310的充电，则NMOS晶体管304的栅极电压下降。NMOS晶体管304在栅极电压下降至阈值Vth以下时截止。因此，控制电路整体停止动作。此时，电源电压VDD处于稳定状态，稳压器进行通常的动作。此后，当电源电压VDD骤变时，首先在该电压下降时电容310的电荷被放电，接着该电源电压VDD上升时通过与上述同样的动作，误差放大电路的动作电流变大，因此与上述同样地不会发生过冲、下冲(例如，参照专利文献I)。现有技术文献专利文献 专利文献1:日本特开2001 - 22455号公报。
技术实现思路
专利技术要解决的课题 然而，现有的稳压器在电源电压VDD较小变动的情况下，PMOS晶体管303的栅极电压也会波动。这样，误差放大电路的拖尾电流会频繁变化，并且误差放大电路的动作点会变化，因此存在稳压器的动作不稳定这一课题。另外，在电源电压VDD较大变动的情况下，存在的课题是对PMOS晶体管303的电流增大不会加以抑制，会使误差放大电路的拖尾电流过度增大，稳压器的动作变得不稳定。本专利技术鉴于上述课题而完成，提供即便电源电压发生变动也抑制输出电压的变动并稳定动作的稳压器。用于解决课题的方案 为了解决现有技术的课题，本专利技术的稳压器采用如下结构。具备控制电路，该控制电路的输入端子与输出晶体管的漏极连接，输出端子与误差放大电路连接，当输出电压比既定电压更大地变动时，使误差放大电路中流动提升(boost)电流。专利技术效果 本专利技术的即便电源变动也能抑制输出电压的变动的稳压器，能够通过增加误差放大电路的电流来抑制输出电压的变动。另外，对于因电源电压等的较小变动而产生的输出电压的较小变动不做反应，而在因电源电压等的较大变动而产生的输出电压的较大变动时能够防止误差放大电路中流过过度的电流而使稳压器的动作不稳定的情况。【附图说明】图1是示出第一实施方式的稳压器的结构的电路图； 图2是示出第二实施方式的稳压器的结构的电路图； 图3是示出现有的稳压器的结构的电路图。【具体实施方式】以下，参照附图，对本专利技术的实施方式进行说明。<第一实施方式> 图1是第一实施方式的稳压器的电路图。第一实施方式的稳压器具备:PM0S晶体管106、107、108 ；NM0S晶体管103、104、105、112、113、121、122、123 ;电阻 109,110 ;电容 126 ;基准电压电路 111 ;恒流电路 114、115、127、124 ;接地端子100 ;电源端子101 ;以及输出端子102。由PMOS晶体管106、107和NMOS晶体管103、104、105构成误差放大电路。由恒流电路127、恒流电路124、电容126和NMOS晶体管123、122、121构成控制电路。接着，对第一实施方式的稳压器的连接进行说明。恒流电路114的一个端子与电源端子101连接，另一个端子与NMOS晶体管113的栅极及漏极连接。NMOS晶体管113的源极与接地端子100连接。恒流电路115的一个端子与电源端子101连接，另一个端子与NMOS晶体管112的栅极及漏极连接。NMOS晶体管112的源极与接地端子100连接。NMOS晶体管103的栅极与NMOS晶体管113的栅极及漏极连接，漏极与NMOS晶体管104的源极连接，源极与接地端子100连接。NMOS晶体管121的栅极与NMOS晶体管112的栅极及漏极连接，漏极与NMOS晶体管104的源极连接，源极与NMOS晶体管122的漏极连接。NMOS晶体管122的栅极与NMOS晶体管123的栅极及漏极连接，源极与接地端子100连接。NMOS晶体管123的漏极与恒流电路124的一个端子连接，源极与接地端子100连接。恒流电路124的另一个端子与接地端子100连接。基准电压电路111的正极与NMOS晶体管104的栅极连接，负极与接地端子100连接。PMOS晶体管106的栅极与PMOS晶体管107的栅极及漏极连接，漏极与NMOS晶体管104的漏极连接，源极与电源端子101连接。PMOS晶体管107的源极与电源端子101连接，漏极与NMOS晶体管105的漏极连接。NMOS晶体管105的源极与NMOS晶体管104的源极连接，栅极与电阻109的一个端子和电阻110的一个端子的连接点连接。电阻110的另一个端子与输出端子102连接，电阻109的另一个端子与接地端子100连接。PMOS晶体管108的栅极与NMOS晶体管104的漏极连接，漏极与输出端子102连接，源极与电源端子101连接。恒流电路127的一个端子与电源端子101连接，另一个端子与NMOS晶体管123的漏极及栅极连接。电容126连接在输出端子102与NMOS晶体管123的漏极及栅极之间。接着，对第一实施方式的稳压器的动作进行说明。当电源电压VDD输入电源端子101时，稳压器从输出端子102输出输出电压Vout。电阻109和110对输出电压Vout进行分压，并输出分压电压Vfb。误差放大电路对基准电压电路111的基准电压Vref和分压电压Vfb进行比较，以使输出电压Vout恒定的方式控制PMOS晶体管108 (输出晶体管)的栅极电压。将恒流电路114、115、127、124中流过的电流分别设为11、12、13、14。在稳定状态下，以13 < 14的关系设定电流值，因此NMOS晶体管122栅极电压被钳位于接地电压，不会流动电流。若输出电压Vout高于既定电压，则分压电压Vfb变得比基准电压Vref高。因此，误差放大电路的输出信号变高，PMOS晶体管108截止，因此输出电压Vout变低。另外，若输出电压Vout低于既定电压，则进行与上述相反的动作，从而输出电压Vout变高。这样，稳压器以使输出电压Vout恒定的方式进行动作。在此，考虑电源电压VDD变动的情况。将NMOS晶体管123的栅极设为节点NI。将从电容126与本文档来自技高网...

【技术保护点】
一种稳压器，使从电源端子输入的电源电压稳定并加以输出，其特征在于，包括：误差放大电路，放大对输出晶体管输出的输出电压进行分压后的分压电压与基准电压之差并加以输出，控制所述输出晶体管的栅极；以及控制电路，其输入端子与所述输出晶体管的漏极连接，输出端子与所述误差放大电路连接，当所述输出电压比既定电压更大地变动时，在所述误差放大电路中流动提升电流。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：富冈勉，杉浦正一，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP