一种双极性线路板的制作工艺制造技术

本发明专利技术公开了一种双极性线路板的制作工艺，包括以下步骤：S1、衬底的选择：选择

Fabrication process of a bipolar circuit board

The invention discloses a manufacturing process of a bipolar circuit board, which comprises the following steps: selection of S1 and substrate;

【技术实现步骤摘要】
一种双极性线路板的制作工艺
专利技术涉及线路板的制作
，具体为一种双极性线路板的制作工艺。
技术介绍
典型的pn结隔离工艺是实现集成电路制造的最原始工艺，迄今为止产生的双极型集成电路制造工艺都是在此基础上为达到特定的目的增加适当的工序来完成的。目前的双极性线路板的制作工艺，存在电隔离效果不理想；晶体管工作性能较差及不能够形成欧姆接触所必须的介质；双极性线路板的制作效果差和防护系数低的问题。
技术实现思路
专利技术的目的在于提供一种双极性线路板的制作工艺，以解决上述
技术介绍
中提出目前的双极性线路板的制作工艺，存在电隔离效果不理想；晶体管工作性能较差及不能够形成欧姆接触所必须的介质；双极性线路板的制作效果差和防护系数低的问题。为实现上述目的，专利技术提供如下技术方案：一种双极性线路板的制作工艺，包括以下步骤：S1、衬底的选择：选择<100>晶向的硅片以及衬底的电阻率选择ρ≈10Ω.cm；S2、第一次光刻：n+隐埋层扩散孔光刻，双极型集成电路各元器件均从表面实现互联，为了减少集电极串联电阻效应，减小寄生pnp晶体管的影响，在制作元器件的衬底和外延层之间制作n+隐埋层，n+隐埋层形成的具体步骤包括甩胶、掩膜对准、曝光、显影、刻蚀、去胶、离子注入以及去胶等；S3、生长外延层：n+隐埋层形成之后生长一层p型层来作为npn晶体管的集电极，后面形成的基极与发射极也是通过在外延层上掺杂来获得，外延层生长时，要对其厚度及电阻率进行分析，保证外延层的厚度至少要大于隐埋层上推距离、几点结耗尽区宽度、基区扩散结深以及后道工序生成氧化成所消耗的外延层厚度之和，外延层上推小，电阻率应取大，饱和压降小，电阻率应取小；S4、第二次光刻：P隔离扩散孔光刻，实现器件之间的隔离外延后对外延层表面进行氧化，形成一定厚度的氧化层，然后光刻氧化层形成隔离扩散窗口，再进行P+扩散和推进，隔离扩散深度大于外延层厚度，设置为Tepi的125％，使隔离p+扩散与衬底有一定宽度的接触；S5、第三次光刻：N型基区扩散孔光刻，形成npn晶体管的基极，进行基区光刻之后用扩散或离子注入的方法进行基区掺杂，由于基区的浓度和结深对器件的特性有显著影响，因此基区掺杂由掺杂和再分布两步完成，掺入的杂质为p与As杂质；S6、第四次光刻：N+发射区、集电极欧姆接触区光刻，进行掺杂的发射区，发射区光刻的同时形成晶体管发射区和集电区的欧姆接触区，光刻之后进行发射区和集电极欧姆接触区进行掺杂，掺杂浓度为最高级别；S7、第五次光刻：引线孔光刻，将晶体管工作时与外部元件以及设备进行连接，把晶体管的各个电极采用金属引线的方式引出，通过光刻把各个电极要淀积金属引线的引线孔暴露出来；S8、淀积铝：采用金属铝作为电极引线，进行铝的淀积，用“蒸发”与“溅射”的方法在表面淀积一层金属铝；S9、第六次光刻：反刻铝，按照电路的连接要求刻出相应的铝条形状，把表面多余的铝膜通过反刻除去，制作成一个npn型晶体管。优选的，所述步骤9中制成的npn型晶体管，为了防止空气中杂质离子及水蒸气对npn型晶体管造成污染，待npn型晶体管制作完成之后淀积一层如磷硅玻璃与氮化硅作为保护层。与现有技术相比，专利技术的有益效果是：1、该双极性线路板的制作工艺，通过选择<100>晶向的硅片，因为<100>晶向的硅界面态密度低，缺陷少，迁移率高，以及衬底的电阻率选择ρ≈10Ω.cm，使隔离结有较高的击穿电压同时又不使外延层在后续工艺中下推的距离太多。2、该双极性线路板的制作工艺，通过第二次光刻：P隔离扩散孔光刻，实现器件之间的隔离外延后对外延层表面进行氧化，形成一定厚度的氧化层，然后光刻氧化层形成隔离扩散窗口，再进行P+扩散和推进，隔离扩散深度大于外延层厚度，设置为Tepi的125％，使隔离p+扩散与衬底有一定宽度的接触，实现较好的电隔离效果。3、该双极性线路板的制作工艺，通过第四次光刻：N+发射区、集电极欧姆接触区光刻，进行掺杂的发射区，发射区光刻的同时形成晶体管发射区和集电区的欧姆接触区，光刻之后进行发射区和集电极欧姆接触区进行掺杂，掺杂浓度为最高级别，晶体管工作性能较好及能够形成欧姆接触所必须的介质。4、该双极性线路板的制作工艺，通过生长外延层：n+隐埋层形成之后生长一层p型层来作为npn晶体管的集电极，后面形成的基极与发射极也是通过在外延层上掺杂来获得，外延层生长时，要对其厚度及电阻率进行分析，保证外延层的厚度至少要大于隐埋层上推距离、几点结耗尽区宽度、基区扩散结深以及后道工序生成氧化成所消耗的外延层厚度之和，外延层上推小，电阻率应取大，为了击穿电压高；饱和压降小，电阻率应取小，为了减小集电极串联电阻。5、该双极性线路板的制作工艺，淀积铝：采用金属铝作为电极引线，进行铝的淀积，用“蒸发”与“溅射”的方法在表面淀积一层金属铝；第六次光刻：反刻铝，按照电路的连接要求刻出相应的铝条形状，把表面多余的铝膜通过反刻除去，制作成一个npn型晶体管，其中制成的npn型晶体管，为了防止空气中杂质离子及水蒸气对npn型晶体管造成污染，待npn型晶体管制作完成之后淀积一层如磷硅玻璃与氮化硅作为保护层，提高防护效果。附图说明图1为一种双极性线路板的制作工艺的流程示意图；具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，专利技术提供一种技术方案：一种双极性线路板的制作工艺，包括以下步骤：S1、衬底的选择：选择<100>晶向的硅片以及衬底的电阻率选择ρ≈10Ω.cm；S2、第一次光刻：n+隐埋层扩散孔光刻，双极型集成电路各元器件均从表面实现互联，为了减少集电极串联电阻效应，减小寄生pnp晶体管的影响，在制作元器件的衬底和外延层之间制作n+隐埋层，n+隐埋层形成的具体步骤包括甩胶、掩膜对准、曝光、显影、刻蚀、去胶、离子注入以及去胶等；S3、生长外延层：n+隐埋层形成之后生长一层p型层来作为npn晶体管的集电极，后面形成的基极与发射极也是通过在外延层上掺杂来获得，外延层生长时，要对其厚度及电阻率进行分析，保证外延层的厚度至少要大于隐埋层上推距离、几点结耗尽区宽度、基区扩散结深以及后道工序生成氧化成所消耗的外延层厚度之和，外延层上推小，电阻率应取大，饱和压降小，电阻率应取S4、第二次光刻：P隔离扩散孔光刻，实现器件之间的隔离外延后对外延层表面进行氧化，形成一定厚度的氧化层，然后光刻氧化层形成隔离扩散窗口，再进行P+扩散和推进，隔离扩散深度大于外延层厚度，设置为Tepi的125％，使隔离p+扩散与衬底有一定宽度的接触；S5、第三次光刻：N型基区扩散孔光刻，形成npn晶体管的基极，进行基区光刻之后用扩散或离子注入的方法进行基区掺杂，由于基区的浓度和结深对器件的特性有显著影响，因此基区掺杂由掺杂和再分布两步完成，掺入的杂质为p与As杂质；S6、第四次光刻：N+发射区、集电极欧姆接触区光刻，进行掺杂的发射区，发射区光刻的同时本文档来自技高网...

【技术保护点】
1.一种双极性线路板的制作工艺，其特征在于：包括以下步骤：S1、衬底的选择：选择

【技术特征摘要】
1.一种双极性线路板的制作工艺，其特征在于：包括以下步骤：S1、衬底的选择：选择<100>晶向的硅片以及衬底的电阻率选择ρ≈10Ω.cm；S2、第一次光刻：n+隐埋层扩散孔光刻，双极型集成电路各元器件均从表面实现互联，为了减少集电极串联电阻效应，减小寄生pnp晶体管的影响，在制作元器件的衬底和外延层之间制作n+隐埋层，n+隐埋层形成的具体步骤包括甩胶、掩膜对准、曝光、显影、刻蚀、去胶、离子注入以及去胶等；S3、生长外延层：n+隐埋层形成之后生长一层p型层来作为npn晶体管的集电极，后面形成的基极与发射极也是通过在外延层上掺杂来获得，外延层生长时，要对其厚度及电阻率进行分析，保证外延层的厚度至少要大于隐埋层上推距离、几点结耗尽区宽度、基区扩散结深以及后道工序生成氧化成所消耗的外延层厚度之和，外延层上推小，电阻率应取大，饱和压降小，电阻率应取小；S4、第二次光刻：P隔离扩散孔光刻，实现器件之间的隔离外延后对外延层表面进行氧化，形成一定厚度的氧化层，然后光刻氧化层形成隔离扩散窗口，再进行P+扩散和推进，隔离扩散深度大于外延层厚度，设置为Tepi的125％，使隔离p+扩散与衬底有...

【专利技术属性】
技术研发人员：沈利明，
申请(专利权)人：南浔双林荣丰磁材厂，
类型：发明
国别省市：浙江,33