半导体器件制造方法和半导体晶片技术

本发明专利技术涉及半导体器件制造方法和半导体晶片。制备在产品芯片与图案禁止区域之间提供有伪芯片的半导体晶片。在半导体晶片的边缘部分被保留的情况下，对内部半导体衬底的底表面进行磨削，并且此后，将半导体晶片以环形切割以去除边缘部分。在这里，在伪芯片中，在半导体衬底的顶表面上形成了覆盖导电图案的保护膜并且面向图案禁止区域的保护膜的端表面位于导电图案上。此外，在平面图中，边缘部分的内周端位于图案禁止区域中并且将边缘部分的内周端与伪芯片之间的图案禁止区域以环形切割。

Semiconductor device manufacturing method and semiconductor wafer

The invention relates to a semiconductor device manufacturing method and a semiconductor wafer. A semiconductor wafer with a pseudo chip is provided between the product chip and the pattern forbidden area. When the edge part of the semiconductor wafer is retained, the bottom surface of the internal semiconductor substrate is grinded, and then the semiconductor wafer is cut in ring to remove the edge. Here, in the pseudo chip, a protective film covering the conductive pattern is formed on the top surface of the semiconductor substrate and the end surface of the protection film facing the pattern prohibition region is located on the conductive pattern. In addition, in a plane diagram, the inner circumference of the edge part is located in the pattern forbidden area and the pattern forbidden area between the inner circumference of the edge part and the pseudo chip is cut in ring.

【技术实现步骤摘要】
半导体器件制造方法和半导体晶片相关申请的交叉引用于2017年1月10日提交的包括说明书、附图、以及摘要的日本专利申请No.2017-001999的公开通过引用被整体并入本文。
本专利技术涉及一种制造半导体器件的方法以及一种半导体晶片，并且可特别地适用于利用下述技术来制造半导体器件，所述技术用于当磨削半导体晶片的后表面时通过除半导体晶片的外周边之外而仅磨削半导体晶片的内部部分来使半导体晶片变薄(以下称为TAIKO处理)。
技术介绍
日本未审查专利申请公开No.2007-036129公开了这样一种技术，其中在距晶片的外周边几毫米的区域中保留钝化膜，移除刻划线上的钝化膜，之后对晶片的后表面进行磨削，并且沿着刻划线切割晶片以切出单个芯片。此外，日本未审查专利申请公开No.2015-147231公开了一种晶片，该晶片的顶表面具有包括多个器件的器件区域以及围绕器件区域的外周边过度区域，并且该晶片的后表面在与外周边过度区域相对应的位置处具有环形加强部分。此外，日本未审查专利申请公开No.2015-177170公开了这样一种技术，其中利用贴附到晶片的顶表面的保护带在环形的凸起部分和凹陷部分的边界中形成分割槽，使划割带贴附到晶片的后表面，从顶表面去除保护带和环形的凸起部分，从而将形成晶片的区域的器件划分割成单独器件。TAIKO处理在减小半导体晶片的翘曲并避免晶片的强度降低方面是有效的，即使在将晶片变薄至约60μm至120μm时也是如此。然而，当将半导体晶片的外周边部分以环形切割时，在剩余半导体晶片的外周边会发生三角形碎裂，并且这种三角形碎裂不利地触发了剩余半导体晶片的裂缝。从对说明书和附图的描述其它问题和新颖特征将是显而易见的。
技术实现思路
在根据实施例的制造半导体器件的方法中，首先，制备半导体晶片，该半导体晶片包括器件区域、布置在器件区域外部以围绕器件区域的虚设区域、以及布置在虚设区域外部以围绕虚设区域的图案禁止区域。在保留半导体晶片的边缘部分的情况下，从半导体晶片的后表面对形成半导体晶片的半导体衬底进行磨削以使半导体衬底比边缘部分更薄，并且此后，将半导体晶片以环形切割以去除边缘部分。在这里，在虚设区域中，在半导体衬底的顶表面上形成了覆盖导电图案的保护膜，面向图案禁止区域的保护膜的端表面位于导电图案上，并且从半导体晶片的外周边至保护膜的距离大于同一外周边至导电图案的距离。此外，在平面图中，边缘部分的内周端位于图案禁止区域中，并且将边缘部分的内周端与虚设区域之间的图案禁止区域以环形切割。根据一个实施例，可以提高半导体器件的制造良率。附图说明图1是根据一个实施例的用于描述制造半导体器件的方法的流程图。图2是示出了根据实施例的具有形成于半导体晶片中的多个半导体器件(半导体芯片)的半导体晶片的顶表面的平面图。图3是示出了根据实施例的半导体器件(半导体芯片)的平面图。图4是示出了根据实施例的半导体器件的一部分的横截面图。图5A(a)是以放大的方式示出了图2所示的AP区域的平面图，并且图5A(b)是示出了沿着图5A(a)的线A-A'所截取的横截面的示意图。图5B是以放大的方式示出了图2所示的AP区域的另一示例的平面图。图6是根据实施例用于描述TAIKO磨削(半导体晶片的背面磨削)处理的透视图。图7是示出了根据实施例的在TAIKO磨削之后沿着图5A(a)的线A-A'所截取的横截面的示意图，。图8是根据实施例的用于描述带去除处理的透视图。图9是根据实施例的用于描述旋转蚀刻处理的透视图。图10是根据实施例的用于描述晶片背表面离子注入处理的透视图。图11是根据实施例的用于描述激光加工处理的透视图。图12是根据实施例的用于描述晶片背电极形成处理的透视图。图13是根据实施例的用于描述特性测试处理的透视图。图14是根据实施例的用于描述带贴附处理的透视图。图15是根据实施例的用于描述环切割处理的透视图。图16是根据实施例的用于描述带切割处理的透视图。图17是示出了根据实施例的在带切割之后沿着图5A(a)中的线A-A'所截取的横截面的示意图。图18是根据实施例的用于描述封装处理的透视图。图19是根据实施例的用于描述后处理接受处理的透视图。图20是根据实施例的用于描述带贴附处理的透视图。图21是根据实施例的用于描述划割处理的透视图。图22是以放大的方式示出了在半导体晶片受到TAIKO磨削之后根据比较示例1的半导体晶片的图案禁止区域以及与图案禁止区域相邻的伪芯片的一部分的横截面图。图23是以放大的方式示出了在半导体晶片受到TAIKO磨削之后根据比较示例2的半导体晶片的图案禁止区域以及与图案禁止区域相邻的伪芯片的横截面图。图24是示出了根据比较示例1和2在半导体晶片受到环切割之后其外周边状态的平面图。图25是以放大的方式示出了在半导体晶片受到TAIKO磨削之后根据实施例的半导体晶片的图案禁止区域以及与图案禁止区域相邻的伪芯片的横截面图。图26A是示意性地示出了根据比较示例2的环切割状态的横截面图，并且图26B是示意性地示出了根据本实施例的环切割状态的横截面图。图27是用于描述根据实施例的形成于与半导体晶片的图案禁止区域相邻的伪芯片之上的导电图案和绝缘图案(保护膜)的布局的横截面图。图28是用于描述根据实施例的修改示例的半导体晶片的环切割的半导体晶片的平面图。具体实施方式在以下实施例中，为了方便起见将在必要时通过分成多个部分或实施例进行描述，除非另有明确说明，否则这些相互之间不是无关的而是彼此相关的，以使得一个覆盖另一个的修改示例、应用、细节、补充解释等等的一部分或全部。另外，在以下实施例中，当涉及要素的数量(包括单元的数量、数值、量、范围等等)时，不局限于特定数量，而是可以是多于或不多于特定数量，除非另外明确规定并且除非另外原则上明确限于特定数量。另外，在以下实施例中，构成要素(包括要素步骤)不一定是必不可少的，除非另外明确指出并且除非另外明确认为原则上明显是必不可少的。类似地，在以下实施例中，当涉及构成要素的形状及其位置关系时，将包括基本上近似或类似于这些形状的那些，除非另外明确规定并且除非另外明确认为原则上不是这样。这同样也适用于上述数量(包括单元的数量、数值、量、范围等等)。在下面，根据附图对本专利技术的实施例进行详细说明。在为了描述实施例所描绘的所有附图中，向具有相同功能的构件分配相同或相关代码并且省略对其的重复描述。此外，当存在多个类似构件(部分)时，向通用代码添加符号以示出单个或特定部分。在下面的实施例中，原则上不重复对相同或相似部分的描述，除了必要时。在实施例中所使用的附图中，即使在横截面图中也可以省略阴影来使视图容易理解。相反，即使在平面图中，也可以添加阴影以使视图容易理解。此外，在横截面图和平面图中，每个部分不一定以实际尺寸被示出，但是有时特定部分可以以相对较大尺寸被示出以使视图容易理解。此外，还当横截面图和平面图之间存在对应关系时，可以以相对放大的方式示出特定部分以使视图易于理解。实施例<半导体器件的制造方法>在下文中将以被划分成图1所示的每个处理的方法来描述根据实施例的制造半导体器件的方法。图1是根据实施例的用于描述半导体器件的制造方法的流程图。在实施例中，采用包括注入增强(IE)沟槽栅极绝缘栅极双本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，包括以下步骤：(a)制备具有顶表面以及与所述顶表面相反的后表面的半导体晶片，在平面图中，所述顶表面包括器件区域、被布置在所述器件区域的外部以围绕所述器件区域的虚设区域、以及被布置在所述虚设区域的外部以围绕所述虚设区域的图案禁止区域；(b)在将第一保护带贴附所述到半导体晶片的所述顶表面之后，在保留所述半导体晶片的边缘部分的情况下，从所述半导体晶片的所述后表面对形成所述半导体晶片的半导体衬底进行磨削，以使比所述边缘部分更靠内的所述半导体衬底变薄；(c)剥离掉所述第一保护带；以及(d)在将第二保护带贴附到所述半导体晶片的所述后表面之后，在平面图中，从所述半导体晶片的所述顶表面以环形对所述半导体晶片进行切割以去除所述边缘部分，其中，所述虚设区域包括所述半导体衬底、形成在所述半导体衬底上的第一导电图案、以及形成在所述导电图案上的第一绝缘图案，其中，所述第一绝缘图案的面向所述图案禁止区域的端表面位于所述第一导电图案上，其中，在所述步骤(b)中，在平面图中，所述边缘部分的内周端位于所述图案禁止区域中，其中，在所述步骤(d)中，在平面图中，在所述边缘部分的所述内周端与所述虚设区域之间以环形对所述图案禁止区域进行切割。...

【技术特征摘要】
2017.01.10 JP 2017-0019991.一种制造半导体器件的方法，包括以下步骤：(a)制备具有顶表面以及与所述顶表面相反的后表面的半导体晶片，在平面图中，所述顶表面包括器件区域、被布置在所述器件区域的外部以围绕所述器件区域的虚设区域、以及被布置在所述虚设区域的外部以围绕所述虚设区域的图案禁止区域；(b)在将第一保护带贴附所述到半导体晶片的所述顶表面之后，在保留所述半导体晶片的边缘部分的情况下，从所述半导体晶片的所述后表面对形成所述半导体晶片的半导体衬底进行磨削，以使比所述边缘部分更靠内的所述半导体衬底变薄；(c)剥离掉所述第一保护带；以及(d)在将第二保护带贴附到所述半导体晶片的所述后表面之后，在平面图中，从所述半导体晶片的所述顶表面以环形对所述半导体晶片进行切割以去除所述边缘部分，其中，所述虚设区域包括所述半导体衬底、形成在所述半导体衬底上的第一导电图案、以及形成在所述导电图案上的第一绝缘图案，其中，所述第一绝缘图案的面向所述图案禁止区域的端表面位于所述第一导电图案上，其中，在所述步骤(b)中，在平面图中，所述边缘部分的内周端位于所述图案禁止区域中，其中，在所述步骤(d)中，在平面图中，在所述边缘部分的所述内周端与所述虚设区域之间以环形对所述图案禁止区域进行切割。2.根据权利要求1所述的方法，其中，当将所述第一导电图案和所述第一绝缘图案的堆叠的厚度定义为H、将从以环形切割的区域到所述第一绝缘图案的面向所述图案禁止区域的端表面的距离定义为X1、并且将从以环形切割的所述区域到所述第一导电图案的面向所述图案禁止区域的端表面的距离定义为X2时，满足关系H<X2<(X1-X2)。3.根据权利要求1所述的方法，其中，当将所述第一导电图案和所述第一绝缘图案的堆叠的厚度定义为H1、将从以环形切割的区域到所述第一绝缘图案的面向所述图案禁止区域的端表面的距离定义为X1、将从以环形切割的所述区域到所述第一导电图案的面向所述图案禁止区域的端表面的距离定义为X2、并且将在所述第一绝缘图案上的所述第二保护带的厚度定义为H2时，满足关系(H1+H2)<X2<(X1-X2)。4.根据权利要求1所述的方法，其中，从所述半导体晶片的外周边到所述第一绝缘图案的面向所述图案禁止区域的端表面的第一距离大于从所述半导体晶片的所述外周边到所述第一导电图案的面向所述图案禁止区域的端表面的第二距离。5.根据权利要求4所述的方法，其中，在所述第一距离与所述第二距离之间的差是0.4μm及以上。6.根据权利要求1所述的方法，其中，所述第一绝缘图案是有机树脂膜。7.根据权利要求1所述的方法，其中...

【专利技术属性】
技术研发人员：义田卓司，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP