针对处理器瓦块的下垂检测和调节制造技术

一种处理器系统包括用于调节调整的电源电压的第一调节器和第二调节器。所述第一调节器和所述第二调节器生成多个控制信号以调节调整的电源电压并且在下垂电平下降至下垂阈值以下时通过实现第一控制回路和第二控制回路生成电荷。为每个处理器核心提供电源调整块与所述两个调节器和控制回路，允许不同的核心都基于一个公共电源具有不同调节的电源电平。一个调节器是全局调节器，而另一个是在所述处理瓦块中的每一个中发现的局部调节器。处理瓦块被分组成两个组，其中一组包括可以被断电以节省功率的瓦块。当两个组都被加电并且操作时，所述两个组的电压轨选择性地连接起来以均衡电压电平。

Droop detection and regulation for processor tiles

A processor system includes a first regulator and a second regulator for adjusting the regulated supply voltage. The first regulator and the second regulator generate a plurality of control signals to regulate the adjusted power supply voltage and generate charge by realizing the first control loop and the second control loop when the droop level falls below the droop threshold. The power adjustment block and the two regulator and control circuit are provided for each processor core, allowing different cores to be based on a common power supply with different regulating power levels. One regulator is the global regulator, and the other is the local regulator found in each of the treated tiles. The processing tiles are divided into two groups, one of which consists of tile that can be cut off to save power. When the two groups are powered up and operated, the voltage orbits of the two groups are selectively connected to equalize the voltage level.

【技术实现步骤摘要】
【国外来华专利技术】针对处理器瓦块的下垂检测和调节
本公开大体上涉及功率控制，并且更具体地说，涉及用于诸如微处理器的大型数字逻辑电路的线性电压调节器。
技术介绍
集成电路和其他离散电路常常包括用于从电源接收电力的端子，所述端子常常标记为VDD以为相关联电路提供电源电压。电路例如反相器常常连接在电源与电路公共端或接地之间。在MOSFET晶体管的情况下，栅极端子处的指定电压激活晶体管以形成电路路径以驱动连接在输出端子与电源或接地之间的电路元件，并且驱动连接到输出端子的后续电路的操作。通常，电流和电路负载的量与操作速度和电源电压相关。由于许多电路的有源特性，负载有时会变化，并且有时可能导致电源电压电平下降或从期望电平降低。电压下垂是用于指代当电源驱动负载时电压从期望电压电平的下降的术语。在调节系统中，当负载突然非常迅速地增加时，输出电压可能下跌。例如，可能发生瞬态负载状况，导致电压下垂。如果下垂过大，则导致电路故障。在现有技术系统中，电源调整电路或“头部(header)”电路可操作地安置在电源与电路之间，并且被调节以调整或补偿电源中的此类变化。例如，一些解决方案包括头部电路，所述头部电路以1GHz以上的相对高的频率不断切换，以便最小化来自瞬态响应的负载并调节电源电压。这些头部电路常常被优化以非常快速地响应由于瞬态负载状况和其他负载状况导致的电压下垂。这些现有技术系统通常具有大量定制的模拟设计模块，并且当它们接通和断开连接相对较大的场效应晶体管以响应瞬态负载状况时增加大量开销。在稳态模式下操作时甚至也会发生这种情况。因此，此类系统不仅消耗宝贵的集成电路空间，而且从功率角度看也是低效的。附图说明本公开可以更好地理解，并且其许多特征和优点通过参考附图变得对本领域技术人员更明显，其中：图1以框图形式示出根据实施方案的连接以向处理器核心输送功率的处理器系统；图2部分地以框图形式并且部分地以示意图形式示出根据实施方案的处理器系统和电源调整块的另外细节；图3部分地以框图形式并且部分地以示意图形式示出根据实施方案的处理器系统和电源调整块的另外细节；图4部分地以框图形式并且部分地以示意图形式示出根据实施方案的电源调整块和相关联的电荷控制逻辑的另外细节；图5以框图形式示出根据实施方案的用于调节到多个处理器核心的电源电压的系统；图6部分地以框图形式并且部分地以示意图形式示出根据一个实施方案的补偿下垂的调节器系统的另外细节；并且图7、图8和图9是示出根据各个实施方案的方法的流程图。图10是示出根据实施方案的连接以向多个处理器瓦块输送调整的电源电压的处理器系统的功能框图。图11是根据实施方案的具有成组处理器瓦块的带低压降调节器控制系统的处理器系统的功能框图。图12是示出MON和CGPG区域的电压轨之间的电源轨连接的处理器系统的功能框图。图13是示出用于调节具有多个处理器瓦块的多核处理器中的电源电压的方法的流程图。图14是示出用于调节具有多组处理器瓦块的多核处理器中的电源电压的方法的流程图。相同参考符号在不同图中的使用指示相似或相同的项。除非另有说明，否则词语“耦接的”及其相关联的动词形式包括通过本领域已知方式进行的直接连接和间接电连接两者，并且除非另有说明，否则直接连接的任何描述也都暗示使用间接电连接的合适形式的替代实施方案。具体实施方式图1以框图形式示出根据实施方案的连接以向处理器核心输送调整的电源电压的处理器系统。参考图1，处理器系统10包括被示出为VDD12的输入端口，其连接以从外部电压源接收电源电压。输入端口将接收的电源电压传导到电源调整块14。电源调整块14连接以便为处理器核心16产生调整的电源电压。电荷选择块18生成为电源调整块14产生的控制信号20。第一调节器示出为数字低压调节器(DLVR)DLVR22并且包括低压降控制器，所述控制器为电荷选择块18生成控制信号24。包括标记为FDD26的快速下垂检测器(FDD)的第二调节器也为电荷选择块18生成控制信号28。FDD26连接以接收由电源调整块14产生的调整的电源电压以及来自DLVR22的下垂阈值电平34。电源监测器(PSM)30也连接以接收由电源调整块14产生的调整的电源电压。在其他通信和信号中，PSM30为DLVR22产生调整的电源电压的数字表示32。DLVR22不仅从PSM30接收调整的电源电压的数字表示32，而且还从外部源接收目标电压和下垂阈值电平。例如，外部源可以包括用于集成电路的功率控制块或模块或者其值由操作系统设定的寄存器。目标电压和下垂阈值电压都作为数字值被接收。因此，DLVR22通过控制信号24基于将调整的电源电压与目标电压进行比较来调节由电源调整块14产生的调整的电源电压。另外，如前所述，DLVR22为FDD26产生下垂阈值电平34。当调整的电源电压达到或低于下垂阈值电平时，FDD26生成电荷注入信号28作为到电荷选择块18的控制信号。电荷选择块18进而为电源调整块14生成控制信号20，以便注入电荷或者更具体地说以便增加为处理器核心16产生的调整的电源电压幅值，作为通过接通或断开单独晶体管以调节电压来改变头部电路内的晶体管的导电性来调节调整的电源电压的一部分。结合以下附图来描述显示这种细节水平的实施方案。通常，在一个实施方案中，上述系统包括数字线性电压调节器(DLVR)控制系统，其包括第一调节器和第二调节器，所述第一调节器和所述第二调节器生成多个控制信号以调节调整的电源电压并且在下垂电平降至阈值以下时生成电荷。诸如处理器核心16的处理器核心包括用于接收调整的电源电压并且响应于检测到的下垂状况接收电荷的电源端口。DLVR控制系统连接以监测在电源端口处接收的调整的电源电压以评估下垂电平。在操作中，第一调节器即DLVR22使用具有第一带宽的第一调节回路调节电源电压以等于目标电源电压。第一调节器不仅接收来自外部源的目标调整电源电压，而且还接收下垂电平阈值。第一调节器还从PSM30接收调整的电源电压的数字表示32。第一调节器因此响应于目标电压与实际调整的电源电压之间的差生成控制信号24以便通过电荷选择块18调整电源调整块14的设置以便调节由电源调整块14产生的电压。第二调节器，即所述实施方案中的FDD26，使用具有不同于第一带宽的第二带宽的第二调节回路来调节调整的电源电压。更具体地说，第二调节器将调整的电源电压与接收的下垂阈值34进行比较，并且生成电荷注入信号28以快速调整调整的电源电压，以便将调整的电源电压升高到下垂阈值电平以上。第二调节回路相对于第一调节回路是快速动作回路。虽然第二回路是数字控制回路(利用基于时钟的数字逻辑)，并因此基于时钟周期操作，但第二调节回路被配置成检测下垂发生时达到下垂阈值的下垂。在一个实施方案中，第二调节器实现模拟电路以执行下垂检测和电压调节。因此，通过实现具有此第二调节回路的系统，用于电源调整块14的逻辑不需要像关于现有技术系统所描述的那样复杂或在高频率下操作，从而减少功耗和IC空间。此外，由于第一调节回路出现的处理处于数字域，功耗和硅占用空间尺寸进一步减小，同时为设计和操作增加了灵活性。图2部分地以框图形式并且部分地以示意图形式示出根据实施方案的处理器系统和电源调整块的另外细节。电源VDD12将电源电压传导到如之前关于图1描述的电本文档来自技高网...

【技术保护点】
1.一种处理器系统(150)，其包括：多个处理器瓦块(154a/154b/154c)，其各自包括：电源调整块(156)，其适于从外部电压源接收电源电压，所述电源调整块(156)包括用于基于所述电源电压和第一控制信号调节调整的电源电压的多个可选择电阻元件；第一调节器(166)，其耦接以在所述电源电压的下垂电平下降至下垂阈值以下时基于检测到的下垂生成电荷注入信号(168)；电荷选择逻辑(160)，其被配置成在所述电荷注入信号被断言时将电荷注入到至少一个处理器核心(158)，其中所述电荷选择逻辑(160)耦接到所述电源调整块(156)；以及其中所述电源调整块(156)连接在所述至少一个处理器核心(158)与所述外部电压源和电路公共端或接地中的至少一个之间；以及第二调节器(152)，其耦接以接收目标电源电压指示和来自所述多个处理器瓦块(154a/154b/154c)的多个电压电平指示，所述第二调节器(152)被配置成基于所述目标电源电压指示和所述多个电压电平指示产生第二控制信号，其中所述电荷选择逻辑(160)基于所述第二控制信号生成所述第一控制信号。

【技术特征摘要】
【国外来华专利技术】2015.10.21 US 14/919,3641.一种处理器系统(150)，其包括：多个处理器瓦块(154a/154b/154c)，其各自包括：电源调整块(156)，其适于从外部电压源接收电源电压，所述电源调整块(156)包括用于基于所述电源电压和第一控制信号调节调整的电源电压的多个可选择电阻元件；第一调节器(166)，其耦接以在所述电源电压的下垂电平下降至下垂阈值以下时基于检测到的下垂生成电荷注入信号(168)；电荷选择逻辑(160)，其被配置成在所述电荷注入信号被断言时将电荷注入到至少一个处理器核心(158)，其中所述电荷选择逻辑(160)耦接到所述电源调整块(156)；以及其中所述电源调整块(156)连接在所述至少一个处理器核心(158)与所述外部电压源和电路公共端或接地中的至少一个之间；以及第二调节器(152)，其耦接以接收目标电源电压指示和来自所述多个处理器瓦块(154a/154b/154c)的多个电压电平指示，所述第二调节器(152)被配置成基于所述目标电源电压指示和所述多个电压电平指示产生第二控制信号，其中所述电荷选择逻辑(160)基于所述第二控制信号生成所述第一控制信号。2.根据权利要求1所述的处理器系统(150)，其还包括主要调节的(MON)区域中的第一组处理器瓦块(182)以及粗粒度功率门控(CGPG)区域中的第二组处理器瓦块(184)。3.根据权利要求2所述的处理器系统(150)，其还包括被配置成选择性地连接所述MON区域和所述CGPG区域的电源电压轨的多个功率门(194a/194b/194c)。4.根据权利要求3所述的处理器系统(150)，其中当所述MON(182)区域和所述CGPG(184)区域被加电以均衡所述电源电压轨时，所述MON(182)区域和所述CGPG(184)区域的所述电源电压轨连接起来，并且其中当所述MON区域(182)被加电并且所述CGPG区域(184)被断电时，所述MON(182)区域和所述CGPG(184)区域的所述电源电压轨断开连接。5.根据权利要求2所述的处理器系统(150)，其中所述第二调节器(152)计算所述多个电压电平指示的平均值，并且当所述CGPG区域(184)被断电时计算所述多个电压电平指示的所述平均值时，消除来自所述CGPG区域(184)处理器瓦块的电压电平指示。6.根据权利要求1所述的处理器系统(150)，其中所述第二调节器(152)包括可配置的数字比例-积分-微分控制器，并且所述第一调节器(166)包括快速下垂检测器。7.一种数字线性电压调节器(DLVR)控制系统，其包括：第一调节器(152)，其基于目标电压和来自多个处理器瓦块(154a/154b/154c)的多个接收的多个电压电平指示生成多个控制信号以调节调整的电源电压；以及第二调节器(166)，其在下垂电平下降至阈值以下时注入电荷。8.根据权利要求7所述的DLVR控制系统，其还包括被配置成基于所述多个控制信号为至少一个处理器核心(158)选择性地生成调整的电源电压的电源调整块(156)。9.根据权利要求7所述的DLVR控制系统，其还包括主要(MON)调节的区域(182)中的第一组处理器瓦块以及粗粒度功率门控(CGPG)区域(184)中的第二组处理器...

【专利技术属性】
技术研发人员：米格尔·罗德里格斯，斯蒂芬·维克托·科索诺克，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：美国,US