肖特基二极管及其制造方法技术

本申请提供一种肖特基二极管及其制造方法。本申请中，肖特基二极管，包括：衬底；具有第一导电类型的外延层，位于衬底之上；沟槽，位于外延层内；具有第二导电类型的注入区，位于沟槽底部的外延层中；且注入区与外延层的交界面形成PN结；肖特基接触结构，位于外延层和沟槽的表面；正面电极，位于肖特基接触结构之上。本申请的肖特基二极管，大幅度降低了正向压降，同时，降低了外延层的电阻率，进而降低了体电阻。

【技术实现步骤摘要】
肖特基二极管及其制造方法
本申请涉及半导体
，特别涉及一种肖特基二极管及其制造方法。
技术介绍
当下电子产品及电子设备均采用开关电源供电，具有电压波形稳定、整机效率高等特点。为满足当下手机快充、高能效等应用需求，其功耗占比较大的次级整流器件的要具有低正向压降、高开关速率以及小的反向漏电。传统平面肖特基器件被广泛应用于开关电源的次级整流线路中作为整流二极管使用。但随着电子设备的小型化、低功耗的发展趋势，用于开关电源的次级整流二极管也趋于向低正向特性发展。其中TMBS(TrenchMOSBarrierSchottky)是近几年发展起来的具有代表性的低正向压降肖特基二极管器件(如下简称TMBS器件)。TMBS器件是由沟槽型绝缘栅型场效应管(MOS)与肖特基势垒结并联且交替排布所形成。如图1所示，包括衬底18上，在漂移区17上的沟槽内制备出栅氧13，然后在形成栅氧13的沟槽内淀积多晶硅14。然后在正面金属11与栅氧13之间形成肖特基接触12。如图2，反向偏压时MOS空间电荷区16与肖特基空间电荷区15相互交叠。使得峰值电场出现在沟槽底部，所以与传统肖特基相比，达到相同反向击穿电压时所需要的漂移区浓度更浓，厚度更薄，从而较大幅度降低了正偏压时的压降，使得反向漏电大幅度降低。所以，TMBS器件可以使用更低的势垒金属制备肖特基结，从而较大幅度降低了正偏压时的压降。但TMBS器件受相当大的面积被沟槽区MOS结构占据，相当大的面积被沟槽区的MOS结构所占据(电压越高所需要的栅氧厚度越厚)，而该区域在加正偏压时是不参与导电的，这就很大程度上限制了正向压降参数的进一步下降。沟槽底部的转角处电场过于集中，导致漂移区17电阻率不能太小，进而限制了体电阻的进一步下降。
技术实现思路
有鉴于此，本申请实施例提供一种肖特基二极管及其制造方法，解决上述提及的至少一个技术问题。本申请实施例的第一方面，提供一种肖特基二极管，包括：衬底；具有第一导电类型的外延层，位于所述衬底之上；沟槽，位于所述外延层内；具有第二导电类型的注入区，位于所述沟槽底部的外延层中；且所述注入区与所述外延层的交界面形成PN结；肖特基接触结构，位于所述外延层和所述沟槽的表面；正面电极，位于所述肖特基接触结构之上。在本申请的一个实施例中，所述第一导电类型可为N型，所述第二导电类型可为P型。在本申请的一个实施例中，所述外延层可为N型轻掺杂，所述注入区可为P型重掺杂。在本申请的一个实施例中，所述肖特基接触结构的材料可为金属硅化物，所述沟槽的表面上淀积的势垒金属通过退火及后处理方式形成所述金属硅化物。在本申请的一个实施例中，所述势垒金属的厚度可小于或者等于1微米。在本申请的一个实施例中，所述沟槽的深度可小于或者等于10微米，所述沟槽的宽度可小于或者等于10微米。在本申请的一个实施例中，所述衬底的电阻率可小于或者等于0.01欧姆·厘米，所述外延层的电阻率范围可为0.1欧姆·厘米～50欧姆·厘米。本申请实施例的第二方面，提供一种肖特基二极管制造方法，包括：在衬底上制备具有第一导电类型的外延层；其中，所述外延层位于所述衬底之上；在所述外延层上制备沟槽；在所述沟槽的底部制备具有第二导电类型的注入区，使所述注入区与所述外延层的交界面形成PN结；其中，所述注入区位于所述沟槽底部的外延层中；在所述外延层和所述沟槽的表面区域制备肖特基接触结构；在所述肖特基接触结构的表面上制备正面电极。在本申请的一个实施例中，所述第一导电类型可为N型，所述第二导电类型可为P型。在本申请的一个实施例中，所述外延层可为N型轻掺杂，所述注入区可为P型重掺杂。本申请实施例所达到的主要技术效果是：在外延层和所述沟槽的表面均形成了肖特基接触结构，增大了有效势垒电压面积，大幅度降低了正向压降；在沟槽底部设置与外延层导电类型不同的注入区，使得在沟槽底部形成PN结，反向偏压时的电场集中效应变小，可以实现在更小的电阻率下形成更高的反向耐压，进而降低了体电阻，降低正向压降。附图说明图1是现有技术中一种TMBS器件的部分结构示意图。图2是图1中TMBS器件空间电荷分布的示意图。图3是本申请实施例示出的一种肖特基二极管的有源区的剖面示意图。图4是图3中示出的势垒肖特基二极管的空间电荷分布示意图。图5～图7是本申请实施例示出肖特基二极管的元胞结构示意图。图8是本申请实施例示出肖特基二极管制造方法的流程图。具体实施例这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。下面结合附图，对本申请的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。请参阅图3和图4，本申请的实施例提供了一种肖特基二极管，该肖特基二极管的有源区，包括：衬底31；具有第一导电类型的外延层32，位于衬底31之上；沟槽33，位于外延层32内；具有第二导电类型的注入区34，位于沟槽33底部的外延层32中；且注入区34与外延层32的交界面形成PN结；肖特基接触结构35，位于外延层32和沟槽33的表面；正面电极36，位于肖特基接触结构35之上。在本申请的一个实施例中，第一导电类型为N型，第二导电类型为P型。具体地，外延层32为N型轻掺杂，注入区34为P型掺杂。设于沟槽33底部的注入区34为P型重掺杂，可以在外延层32上提高反向击穿电压以降低外延层32的电阻率。本申请的肖特基二极管，由于设置于沟槽33底部的注入区34与外延层32形成PN结，因而注入区34与外延层32的交界面能够形成空间电荷区。在反向偏压时，沟槽33底部的PN结空间电荷区夹断，可以保障足够小的反向漏电。故而，可实现与TMBS器件相同的反向漏电水平。本申请的肖特基二极管，由于注入区34与外延层32的交界面能够形成空间电荷区，将注入区34设置于沟槽33的底部，能够降低空间电荷区的集中效应，从而在外延层32上提高反向击穿电压，以降低外延层32的电阻率。请参阅图2和图4所示，TMBS器件的空间电荷区16集中在沟槽的底部，本申请的肖特基二极管的空间电荷区37相对于TMBS器件的空间电荷区16较为分散。同TMBS器件相比，本申请将注入区34设于沟槽33底部，空间电荷区37的最大区域电场也出现在沟槽33底部，但由于在注入区34的作用下能够降本文档来自技高网...

【技术保护点】
1.一种肖特基二极管，其特征在于，包括：衬底；具有第一导电类型的外延层，位于所述衬底之上；沟槽，位于所述外延层内；具有第二导电类型的注入区，位于所述沟槽底部的外延层中；且所述注入区与所述外延层的交界面形成PN结；肖特基接触结构，位于所述外延层和所述沟槽的表面；正面电极，位于所述肖特基接触结构之上。

【技术特征摘要】
1.一种肖特基二极管，其特征在于，包括：衬底；具有第一导电类型的外延层，位于所述衬底之上；沟槽，位于所述外延层内；具有第二导电类型的注入区，位于所述沟槽底部的外延层中；且所述注入区与所述外延层的交界面形成PN结；肖特基接触结构，位于所述外延层和所述沟槽的表面；正面电极，位于所述肖特基接触结构之上。2.根据权利要求1所述的肖特基二极管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。3.根据权利要求2所述的肖特基二极管，其特征在于，所述外延层为N型轻掺杂，所述注入区为P型重掺杂。4.根据权利要求1所述的肖特基二极管，其特征在于，所述肖特基接触结构的材料为金属硅化物，所述沟槽的表面上淀积的势垒金属通过退火及后处理方式形成所述金属硅化物。5.根据权利要求4所述的肖特基二极管，其特征在于，所述势垒金属的厚度小于或者等于1微米。6.根据权利要求1至5任一项所述的肖特基二极管，其特征在于，所述沟槽的深...

【专利技术属性】
技术研发人员：吴志伟，毛虹懿，
申请(专利权)人：无锡华润华晶微电子有限公司，
类型：发明
国别省市：江苏,32